1、2021 年深度行业分析研究报告 2 目 录 一、EDA 基本介绍 . 7 1.1 EDA 是集成电路设计的基础工具 . 7 1.2 EDA 是集成电路产业的基石 . 11 1.3 EDA 未来两大发展趋势：EDA+云、EDA+AI . 15 二、EDA 行业及竞争格局分析 . 18 2.1 行业规模：整体平稳增长，国内市场增速高于全球 . 18 2.2 竞争格局：海外三巨头优势明显 . 20 2.3 我国 EDA 产业未来将何去何从 . 26 三、海外主要 EDA 企业盘点 . 30 3.1 Synopsys：综合实力最强的 EDA 龙头 . 30 3.2 Cadence：全球领先的 EDA
2、 和 IP 供应商，产品覆盖电子设计全流程 . 35 3.3 Siemens EDA：EDA 头部厂商，部分工具具有优势 . 40 四、国内主要 EDA 企业盘点 . 43 4.1 华大九天：国内综合实力最强的 EDA 龙头 . 43 4.2 概伦电子：深耕器件建模与电路仿真，具有国际竞争力 . 48 4.3 广立微：EDA 软件与晶圆级电性测试设备供应商 . 52 hZkZ8VlXdWaZuMyQwOxP7N9R6MsQoOoMqRkPqRpNjMqQzRbRoOwPuOrNwPvPnRpN 3 图表目录 图 1：EDA 工具使用界面样例 . 7 图 2：EDA 发展历程 . 8 图 3：E
3、DA 对集成电路设计和制造环节形成支撑 . 8 图 4：EDA 工具分类 . 9 图 5：半定制 IC 设计流程及相关 EDA 工具 . 11 图 6：全定制 IC 设计流程及相关 EDA 工具 . 11 图 7：集成电路产业链概览 . 12 图 8：EDA 是芯片产业链上游依赖性极强的设计软件 . 12 图 9：EDA 支撑着庞大的数字经济 . 13 图 10：SoC 芯片的流片成本与制程的关系（百万美元） . 13 图 11：EDA 软件极大地降低了设计成本 . 13 图 12：不同制程芯片所集成的硬件 IP 的平均数量（个） . 14 图 13：全球半导体 IP 市场规模（亿美元） .
4、14 图 14：2018-2020 年 Synopsys 收入按产品拆分 . 14 图 15：2018-2020 年 Cadence 收入按产品拆分 . 14 图 16：后摩尔时代集成电路技术演进路径 . 16 图 17：微软公有云 Azure 打造的 EDA 云生态 . 16 图 18：Synopsys 与 Samsung Foundry 推出的 SAFE 云设计平台 . 16 图 19：IDEA 项目设计框架 . 17 图 20：Synopsys 推出的 DSO.ai 能有效优化决策流程 . 18 图 21：Cadence Cerebrus 可快速提高设计效率 . 18 图 22：全球半导
5、体市场规模（亿美元） . 18 图 23：全球集成电路市场规模（亿美元） . 18 图 24：我国集成电路市场规模（亿元） . 19 图 25：全球集成电路设计业销售规模（亿美元） . 19 图 26：我国集成电路设计业销售规模（亿元） . 19 图 27：全球 EDA 市场销售额（亿美元） . 20 图 28：全球各地区 EDA 市场销售额（亿美元） . 20 图 29：我国 EDA 市场销售额（亿元） . 20 图 30：国产 EDA 工具销售分布情况（亿元） . 20 图 31：全球 EDA 行业简要格局 . 21 图 32：2020 年我国 EDA 行业竞争格局 . 22 图 33：国
6、内 EDA 市场本土企业销售额情况（亿元） . 22 4 图 34：EDA 海外三巨头收并购事件数量（次） . 23 图 35：2001 年 EDA 全球市场竞争格局（Synopsys 收购 Avanti 前） . 23 图 36：Synopsys 历史上部分并购概览 . 24 图 37：2020 年全球 IC 设计企业竞争格局. 24 图 38：2020 年全球晶圆制造企业竞争格局 . 24 图 39：Synopsys 的主要合作伙伴 . 25 图 40：Synopsys 与 Cadence 研发支出（亿美元） . 25 图 41：海内外主要 EDA 企业研发费用率对比 . 25 图 42：
7、Synopsys 与清华大学人工智能合作项目 . 26 图 43：我国 EDA 行业人才情况 . 26 图 44：我国 EDA 产业发展之路 . 27 图 45：产业融资相关政策有助于拓宽 EDA 企业融资渠道 . 28 图 46：华大九天与华南理工大学、慧科集团建立集成电路联合实验室 . 29 图 47：概伦电子与山东大学成立集成电路工程研究生 EDA 创新班 . 29 图 48：2020 年华大九天主要客户 . 29 图 49：2020 年概伦电子主要客户 . 29 图 50：Synopsys 发展历程 . 31 图 51：Synopsys 营业收入及增速 . 32 图 52：Synops
8、ys 营业利润及增速 . 32 图 53：Synopsys 收入按业务拆分（2020 年） . 32 图 54：Synopsys 收入按地区拆分（2020 年） . 32 图 55：Synopsys 毛利率及营业利润率 . 33 图 56：Synopsys 研发支出及研发费用率 . 33 图 57：Fusion Design Platform 平台架构 . 33 图 58：Custom Design Platform 平台架构 . 33 图 59：Synopsys 验证平台架构 . 34 图 60：Synopsys 硅工程相关工具 . 34 图 61：Cadence 发展历程. 35 图 62
9、：Cadence 营业收入及增速 . 36 图 63：Cadence 营业利润及增速 . 36 图 64：Cadence 收入按业务拆分（2020 年） . 37 图 65：Cadence 收入按地区拆分（2020 年） . 37 图 66：Cadence 毛利率及营业利润率 . 37 图 67：Cadence 研发支出及研发费用率 . 37 图 68：Cadence Virtuoso System Design Platform . 38 图 69：Cadence 定制集成电路/模拟/射频设计相关产品 . 38 5 图 70：Cadence 的集成 3D-IC 平台 . 38 图 71：Ca
10、dence IC 封装设计工具 Allegro Package Designer Plus 用户界面 . 39 图 72：Cadence PCB 设计与分析主要产品 . 39 图 73：Siemens EDA 发展历程 . 40 图 74：Mentor Graphics 历史营业收入及增速 . 41 图 75：Mentor Graphics 历史营业利润及增速 . 41 图 76：Mentor Graphics 历史毛利率及营业利润率 . 42 图 77：Mentor Graphics 历史研发支出及研发费用率 . 42 图 78：Siemens EDA IC 设计、验证和制造类主要产品 .
11、42 图 79：Siemens EDA IC 封装设计和验证类主要产品 . 42 图 80：Siemens EDA 电子系统设计与制造类主要产品 . 43 图 81：华大九天营业收入及归母净利润情况 . 44 图 82：华大九天各业务占比情况 . 44 图 83：华大九天产品体系发展简要历程 . 44 图 84：华大九天主营业务毛利率情况 . 45 图 85：华大九天主营业务占比情况 . 45 图 86：华大九天期间费用率情况 . 45 图 87：华大九天研发费用及增速 . 45 图 88：华大九天员工专业构成 . 46 图 89：华大九天员工学历构成 . 46 图 90：华大九天模拟电路设计
12、全流程 EDA 工具系统 . 46 图 91：华大九天数字电路设计 EDA 工具 . 47 图 92：华大九天平板显示电路设计全流程 EDA 工具系统 . 47 图 93：华大九天平板晶圆制造 EDA 工具 . 48 图 94：概伦电子业务及产品演进图 . 48 图 95：概伦电子营业收入及增速 . 49 图 96：概伦电子净利润及扣非后净利润（百万元） . 49 图 97：概伦电子主营业务占比情况 . 49 图 98：概伦电子 EDA 工具授权业务按产品类型拆分 . 50 图 99：概伦电子 EDA 工具授权业务按授权模式拆分 . 50 图 100：概伦电子主营业务毛利率情况 . 50 图
13、101：概伦电子期间费用率情况（扣除股份支付后） . 50 图 102：概伦电子主要产品及服务布局 . 51 图 103：广立微发展历程 . 52 图 104：广立微营业收入及增速 . 52 图 105：广立微归母净利润情况（百万元） . 52 6 图 106：广立微主营业务占比情况 . 53 图 107：广立微主营业务毛利率情况 . 53 图 108：广立微期间费用率情况 . 54 图 109：广立微扣除股份支付后的研发费用及增速 . 54 图 110：广立微主要 EDA 产品 . 54 表 1：制造类 EDA 细分门类及市场主要供应商 . 9 表 2：设计类 EDA 细分门类及市场主要供应
14、商 . 10 表 3：2020 年全球 IP 公司销售额排名（百万美元） . 15 表 4：海外 EDA 主要企业基本介绍 . 21 表 5：国内 EDA 主要企业基本介绍 . 22 表 6：海外 EDA 三巨头对比 . 23 表 7：近年来我国 EDA 行业有关政策 . 28 表 8：我国 EDA 主要企业提供的 EDA 产品概览 . 30 表 9：华大九天募集资金主要用途 . 30 表 10：Synopsys 主要收购事件概览 . 31 表 11：Cadence 主要收购事件概览 . 35 表 12：Siemens EDA 主要收购事件概览 . 40 7 一、一、EDA 基本介绍基本介绍
15、1.1 EDA 是集成电路设计的基础工具 EDA（Electronic Design Automation，电子设计自动化）是指利用计算机软件完成大规模集成，电子设计自动化）是指利用计算机软件完成大规模集成 电路的设计、仿真、验证等流程的设电路的设计、仿真、验证等流程的设计方式，融合了图形学、计算数学、微电子学，拓扑逻辑学、计方式，融合了图形学、计算数学、微电子学，拓扑逻辑学、 材料学及人工智能等技术。材料学及人工智能等技术。随着集成电路产业的发展，设计规模越来越大，制造工艺越来越复杂， 设计师依靠手工难以完成相关工作，必须依靠 EDA 工具完成电路设计、版图设计、版图验证、性 能分析等工作。
16、EDA 软件作为集成电路领域的上游基础工具，贯穿于集成电路设计、制造、封测 等环节，是集成电路产业的战略基础支柱之一 图 1：EDA 工具使用界面样例 数据来源：Synopsys 官网，东方证券研究所 EDA 作为集成电路设计的基础工具，大致经历了四个发展阶段作为集成电路设计的基础工具，大致经历了四个发展阶段，目前已在计算机、通信、航天航目前已在计算机、通信、航天航 空等领域发挥着重要作用。空等领域发挥着重要作用。在 20 世纪 70 年代，由于当时电路集成度不高，设计人员可以依靠手 工完成电路图的输入、布局和布线。但随着集成电路产业的快速发展，面对现今已达万亿门级的集 成度，再凭手工完成电路
17、设计已具有极高的难度。在此期间，EDA 从一开始的通用 CAD 辅助电子 设计， 逐步走上了专业化、商业化的道路，EDA 技术上也不断实现突破，软件工具功能愈发强大。 8 图 2：EDA 发展历程 数据来源：CDSN，东方证券研究所 EDA 主要对主要对现代集成电路设计现代集成电路设计和制造环节形成支撑。和制造环节形成支撑。一个完整的集成电路设计和制造流程主要包 括工艺平台开发、集成电路设计和集成电路制造三个阶段，而这三个阶段均需要对应的 EDA 工具 作为支撑，包括用于支撑工艺平台开发和集成电路制造两个阶段的制造类 EDA 工具以及支撑集成 电路设计阶段的设计类 EDA 工具。同时，EDA
18、是连接设计和制造两个环节的纽带和桥梁，如集成 电路设计企业需通过加载晶圆厂提供的特定工艺平台的 PDK（或 IP 和标准单元库），获取电路设 计所需的必要信息和数据，进而开展设计工作，而 PDK 的生成及验证环节是需要 EDA 支撑的。 图 3：EDA 对集成电路设计和制造环节形成支撑 数据来源：概伦电子招股说明书，东方证券研究所 根据根据 EDA 工具使用阶段可以分为集成电路制造类工具使用阶段可以分为集成电路制造类 EDA 工具和集成电路设计类工具和集成电路设计类 EDA 工具两个主工具两个主 要大类。要大类。制造类 EDA 工具主要用于集成电路制造的工艺平台开发阶段及晶圆生产阶段，以此可进
19、 一步划分为两类 EDA；设计类 EDA 工具主要用于集成电路的设计阶段，按电路类型进一步可划分 为数字集成电路 EDA 和模拟集成电路 EDA 两大类。 9 图 4：EDA 工具分类 数据来源：概伦电子对证监会问询函的回复，东方证券研究所 1 集成电路制造类集成电路制造类 EDA 工具工具：主要指晶圆厂（包括晶圆代工厂、IDM 的制造部门等）在工艺平 台开发阶段和晶圆生产阶段使用的，用于支撑其完成半导体器件/制造工艺开发、器件建模和 PDK、集成电路制造等环节的 EDA 工具。该等工具能够帮助晶圆厂完成半导体器件和制造工 艺的设计，建立半导体器件的模型并通过 PDK 或建立 IP 和标准单元
20、库等方式提供给集成电 路设计企业， 并在后续根据物理实现后的设计文件完成制造时， 优化制造流程， 提高量产良率。 表 1：制造类 EDA 细分门类及市场主要供应商 细分门类细分门类 市场主要供应方市场主要供应方 支撑的主要阶段支撑的主要阶段 对应的关键环节对应的关键环节 细分门类细分门类 国际市场国际市场 国内市场国内市场 工艺平台开发阶段 半导体器件/制造 工艺设计 工艺与器件仿真工具 （TCAD） 新思科技、SILVACO 新思科技、SILVACO 器件建模 器件建模及验证工具 概伦电子、是德科技 概伦电子、是德科技 PDK 生成及验证 环节 工艺设计套件工具 （PDK） 铿腾电子、新思科
21、技、西 门子 EDA 铿腾电子、新思科技、西门 子 EDA、概伦电子、华大 九天 晶圆生产阶段 集成电路制造环节 光学邻近校正工具 （OPC） 西门子 EDA、阿斯麦 （ASML）、新思科技 西门子 EDA、阿斯麦 （ASML）、新思科技、东 方晶源 光罩数据准备（MDP） 西门子 EDA、新思科技 西门子 EDA、新思科技 可制造性设计（DFM） 西门子 EDA 西门子 EDA 良率控制工具 PDF Solutions PDF Solutions、广立微 数据来源：概伦电子对证监会问询函的回复，东方证券研究所 10 2 集成电路集成电路设计类设计类 EDA 工具：工具：根据集成电路处理的信号
22、不同， 可分为数字集成电路设计类 EDA 工具（数字 EDA 工具）和模拟集成电路设计类 EDA 工具（模拟 EDA 工具）。电学中，将 连续变化的电压、电流等物理量称为模拟信号，而离散变化的电压、电流则称为数字信号。由 于处理上述两类不同信号的集成电路在形态、 功能、 设计流程及设计方法学等方面上差异较大， 因此可按照模拟电路和数字电路各自在设计时所使用的 EDA 工具产品进行分类。 表 2：设计类 EDA 细分门类及市场主要供应商 细分门类细分门类 市场主要供应方市场主要供应方 支撑的主要集成支撑的主要集成 电路类型电路类型 对应的关键环节对应的关键环节 细分门类细分门类 国际市场国际市场
23、 国内市场国内市场 模拟电路 电路设计 原理图输入工具 铿腾电子、新思科技、SILVACO、 Jedat Inc. 铿腾电子、新思科技、华 大九天 仿真和验证 电路仿真与验证工具 铿腾电子、新思科技、西门子 EDA、概伦电子、SILVACO 铿腾电子、新思科技、西 门子 EDA、概伦电子、 华大九天 物理实现 版图设计工具 铿腾电子、新思科技、SILVACO、 Jedat Inc. 铿腾电子、新思科技、华 大九天 寄生参数提取工具 西门子 EDA、铿腾电子、新思科技 西门子 EDA、铿腾电 子、新思科技 物理验证工具 西门子 EDA、铿腾电子、新思科技 西门子 EDA、铿腾电 子、新思科技 数
24、字电路 电路设计环节 逻辑综合工具 新思科技、铿腾电子 新思科技、铿腾电子 仿真和验证环节 数字仿真器 新思科技、铿腾电子、西门子 EDA 新思科技、铿腾电子、西 门子 EDA 时序分析工具 新思科技、铿腾电子、西门子 EDA 新思科技、铿腾电子、西 门子 EDA 形式验证工具 新思科技、铿腾电子、西门子 EDA 新思科技、铿腾电子、西 门子 EDA 物理实现环节 布局布线工具 新思科技、铿腾电子、西门子 EDA 新思科技、铿腾电子、西 门子 EDA、国威集团 物理验证工具 （DRC/LVS） 西门子 EDA、新思科技、铿腾电子 西门子 EDA、新思科 技、铿腾电子 数据来源：概伦电子对证监会
25、问询函的回复，东方证券研究所 IC 设计可大致分为全定制与半定制设计，设计可大致分为全定制与半定制设计，EDA 能对两类设计流程实现全面覆盖。能对两类设计流程实现全面覆盖。 1 全定制设计是指基于晶体管级， 所有器件和互连版图都用手工生成的设计方法， 这种方法比较 适合大批量生产、要求集成度高、速度快、面积小、功耗低的通用 IC 或 ASIC，因此全定制设 计方法一般用来设计模拟电路及数模混合电路。 2 半定制设计是基于门阵列（gate-array）和标准单元（standard-cell）的，由于其成本低、周期 短、芯片利用率低而适合于小批量、速度快的芯片，因此半定制设计方法一般用来设计数字电
26、 路。半定制设计可以进一步分为前端设计与后端设计：（1）前端设计又称逻辑设计，指从输 11 入需求到输出网表的过程，主要包括流程包括规格制定、详细设计、HDL 编码、仿真验证、逻 辑综合、静态时序分析、形式验证等环节；（2）后端设计又称物理设计，指从输入网表到输 出物理版图（GDSII 形式）的过程，包括主要流程包括可测性设计、布局规划、时钟树综合、 布线、寄生参数提取、版图物理验证等环节。 图 5：半定制 IC 设计流程及相关 EDA 工具 图 6：全定制 IC 设计流程及相关 EDA 工具 数据来源：elecfans，东方证券研究所 数据来源：elecfans，东方证券研究所 1.2 ED
27、A 是集成电路产业的基石 目前，集成电路产业链主要包括上游支撑层、中游制造层及下游应用层等目前，集成电路产业链主要包括上游支撑层、中游制造层及下游应用层等： 1 产业链上游为支撑层，主要包括技术服务商、软件供应商、材料及设备供应商等。其中，技术 服务商针对集成电路设计、生产、测试、封装及技术研发等环节提供各类模块化/专业化技术 服务；软件供应商主要从事设计工具开发、销售和服务；材料及设备供应商提供集成电路设计 和制造全过程所需的硅片、光刻胶、掩模版等原材料，以及硅片制造、晶圆制造、封测等专用 设备。 2 产业链中游为制造层，主要包括集成电路设计、生产、封装和测试企业。其中，集成电路设计 企业通
28、过对集成电路系统、逻辑、电路和性能的研究设计，最终转化为物理设计版图；集成电 路生产企业负责晶圆生产， 利用设计版图制作光掩模版， 并以多次光刻的方法将电路图形呈现 于晶圆上，最终在晶圆表面/内部形成立体电路；集成电路封装企业主要将加工完成的晶圆， 进行切割、封塑和包装，以保护管芯并最终形成芯片产品；集成电路测试企业主要对芯片的可 靠性、稳定性等进行检测。 3 产业链下游包括各应用领域的系统厂商或制造商。该等企业最终将各类芯片成品集成于自身 产品（如工业产品、消费电子产品、计算机相关产品、通信及周边产品）中并投入市场。 12 EDA 属于集成电路产业链上游支撑层中的软件工具类，是整个集成电路产
29、业的核心环节之一。目 前，EDA 工具软件已广泛运用于产业链中游的设计、生产、封装、测试等环节。 图 7：集成电路产业链概览 数据来源：华大九天招股说明书，东方证券研究所 EDA 对行业生产效率、产品技术水平有重要影响。对行业生产效率、产品技术水平有重要影响。从集成电路设计的角度看，设计人员必须使用 EDA 工具设计几十万到数十亿晶体管的复杂集成电路，以减少设计偏差、提高流片成功率及节省 流片费用。EDA 行业的市场状况与集成电路设计业的发展状况紧密相关，每年 EDA 市场表现情况 与设计企业营收状况具有高度一致性。从集成电路制造的角度看，芯片制造工艺不断演进，而新材 料、 新工艺相关的下一代
30、制造封测 EDA 技术将给集成电路性能提升、 尺寸缩减带来新的发展机遇。 图 8：EDA 是芯片产业链上游依赖性极强的设计软件 数据来源：搜狐网，东方证券研究所 13 芯片芯片/集成电路产业呈现倒金字塔状，集成电路产业呈现倒金字塔状，EDA 处于基石地位处于基石地位，支撑着规模庞大的数字经济，支撑着规模庞大的数字经济。从市场价 值来看，根据赛迪智库数据，2020 年 EDA 行业的全球市场规模超过 70 亿美元，却支撑着数十万 亿规模的数字经济。在中国这个全球规模最大、增速最快的集成电路市场，EDA 杠杆效应更大。 可以想象，一旦 EDA 这一产业基础出现问题，包括集成电路设计企业在内的全球集
31、成电路产业必 将受到重大影响，由 EDA 工具、集成电路、电子系统、数字经济等构成的倒金字塔产业链结构稳 定将面临巨大挑战。 图 9：EDA 支撑着庞大的数字经济 数据来源：赛迪智库，华大九天招股说明书，东方证券研究所 EDA 技术让更大规模的集成电路成为可能，并能极大地降低软件设计成本。技术让更大规模的集成电路成为可能，并能极大地降低软件设计成本。随着现在的芯片越来 越复杂，目前最常用的 SOC 的晶体管个数更是动辄就是几亿，甚至上十亿，其设计的复杂度决定 了必须要由 EDA 完成。此外，根据加州大学圣迭戈分校 Andrew Kahng 教授在 2013 年的推测， 2011 年设计一款消费
32、级应用处理器芯片的成本约 4000 万美元，如果不考虑 1993 年至 2009 年的 EDA 技术进步， 相关设计成本可能高达 77 亿美元， EDA 技术进步让设计效率提升近 200 倍。 EDA 工具的发展从整体上提升了芯片设计的效率，从而平抑了芯片设计的总体成本。 图 10：SoC 芯片的流片成本与制程的关系（百万美元） 图 11：EDA 软件极大地降低了设计成本 数据来源：IBS，芯思想，东方证券研究所 数据来源：赛迪智库，华大九天招股说明书，东方证券研究所 28.5 37.7 51.3 70.3 106.3 174.4 297.8 542.2 0 100 200 300 400 5
33、00 600 65nm 40nm 28nm 22nm 16nm 10nm 7nm5nm 14 IP 是现代是现代集成电路设计与开发工作中不可或缺的要素集成电路设计与开发工作中不可或缺的要素。IP 核（Intellectual Property Core）是指在 半导体集成电路设计中那些可以重复使用的、 具有自主知识产权功能的设计模块。 随着超大规模集 成电路设计、 制造技术的发展， 集成电路设计步入 SoC 时代， 设计变得日益复杂， 利用预先设计、 验证好的功能模块就可大幅提升设计效率。以 IP 复用、软硬件协同设计和超深亚微米/纳米级设计 为技术支撑的 SoC 已成为当今超大规模集成电路的
34、主流方向， 当前国际上绝大部分 SoC 都是基于 多种不同 IP 组合进行设计的。 图 12：不同制程芯片所集成的硬件 IP 的平均数量（个） 图 13：全球半导体 IP 市场规模（亿美元） 数据来源：IBS，东方证券研究所 数据来源：IBS，东方证券研究所 EDA公司公司同样同样具备为下游客户提供丰富具备为下游客户提供丰富 IP 方案的能力。方案的能力。 EDA公司下游客户包括众多的设计公司， 为了提高设计效率，他们无需对芯片每个细节进行设计，通过购买 IP 方案就可以实现某个特定功 能，而如何选择 IP 方案就成为了关键。与 EDA 的生态类似，客户往往会成熟可靠的 IP 方案以及 IP
35、供应商，客户粘性较大。若 EDA 公司将 IP 授权与 EDA 销售捆绑在一起，就不仅能为客户提供 更加完整高效的芯片设计方案， 还能提升客户粘性与品牌竞争力， 进一步推动 EDA 与 IP 生态的完 善。目前，IP 授权已经成为 Synopsys 与 Cadence 两大 EDA 巨头的重要收入来源。根据 IPnest 数据，2020 年 Synopsys 与 Cadence 分别位列全球 IP 授权市场份额的第二、三位，仅次于全球 IP 供应商龙头 ARM。 图 14：2018-2020 年 Synopsys 收入按产品拆分 图 15：2018-2020 年 Cadence 收入按产品拆分
36、 数据来源：Synopsys 公告，东方证券研究所 数据来源：Cadence 公告，东方证券研究所 1014 20 28 38 50 64 81 102 126 4 511 19 27 37 49 62 76 92 0 50 100 150 200 250 数字IP数模混合IP 46 50 54 58 63 69 76 83 91 101 0 20 40 60 80 100 120 62% 59% 57% 29% 31% 33% 9%10%10% 201820192020 EDA软件IP授权软件集成 26%25%25% 29%30% 29% 24%23% 22% 12%13% 14% 9%9%
37、10% 201820192020 系统设计与分析 IP 仿真验证 数字IC设计与Signoff 定制IC设计与仿真 15 表 3：2020 年全球 IP 公司销售额排名（百万美元） 排名排名 公司公司 2019 年年 2020 年年 增长率增长率 2020 年市占率年市占率 1 ARM 1608.0 1887.1 17.4% 41.0% 2 Synopsys 716.9 884.3 23.4% 19.2% 3 Cadence 233.0 277.3 19.0% 6.0% 4 Imagination Technologies 87.0 125.0 43.7% 2.7% 5 Ceva 87.0 1
38、00.3 15.3% 2.2% 6 SST 132.4 96.9 -26.8% 2.1% 7 芯原股份 70.0 91.5 30.7% 2.0% 8 Alphawave 25.2 75.1 198.0% 1.6% 9 eMemory Technology 47.9 63.7 33.0% 1.4% 10 Rambus 57.4 48.8 -15.0% 1.1% 前十供应商合计 3064.8 3650.0 19.1% 79.3% 其他 878.8 953.8 8.5% 20.7% 总计 3943.6 4603.8 16.7% 100.0% 数据来源：IPnest，东方证券研究所 1.3 EDA 未
39、来两大发展趋势：EDA+云、EDA+AI 后摩尔时代的集成电路技术演进方向主要包括： 1 面向延续摩尔定律（More Moore）方向：单芯片的集成规模呈现爆发性增长，为 EDA 工具的 设计效率提出了更高的要求。 2 面向扩展摩尔定律（More than Moore）方向：伴随逻辑、模拟、存储等功能被叠加到同一芯 片，EDA 工具需具备对复杂功能设计的更强支撑能力。 3 面向超越摩尔定律（Beyond Moore）方向：新工艺、新材料、新器件等的应用要求 EDA 工具 的发展在仿真、验证等关键环节实现方法学的创新。 后摩尔时代技术从单芯片的集成规模、功能集成、工艺、材料等方面的演进驱动着 E
40、DA 技术的进 步和其应用的延伸拓展。 16 图 16：后摩尔时代集成电路技术演进路径 数据来源：赛迪智库，东方证券研究所 云化及平台化是行业的重要趋势。云化及平台化是行业的重要趋势。随着 IC 设计复杂度的不断提升，IC 设计公司都会面临计算资 源需求激增、EDA 峰值性能需求难以被满足，深工艺数据迁移的消耗成本，多项目并行发生的资 源抢夺以及办公地点限制带来的效率影响等，这些问题都会直接影响芯片的研发周期以及研发成 本。IC 设计上云能平滑多项目并行带来的资源抢夺问题，降低 EDA 的购买成本，进而提升研发整 体的效率。此外，过去安全隐患一直是限制 IC 设计上云的关键阻碍，近年来，伴随相
41、关技术的逐 渐成熟，用户使用习惯的改善， “云计算+EDA 工具”的模式开始逐渐得到认可。例如，微软就与 Mentor Graphics、 台积电、 AMD 多方合作， 在微软云 Azure 上验证了 7nm 的芯片设计； Synopsys 与三星合作推出了 SAFE 云设计平台，共同为 Samsung Foundry 的客户提供可拓展的安全的云端 设计环境，在该环境中可实现 IC 设计和验证、全数字和模拟流程。 图 17：微软公有云 Azure 打造的 EDA 云生态 图 18：Synopsys 与 Samsung Foundry 推出的 SAFE 云设 计平台 数据来源：Microsoft
42、 Azure，搜狐网，东方证券研究所 数据来源：搜狐网，东方证券研究所 17 AI 将更好地实现将更好地实现 EDA 设计中算力、资源的分配，设计中算力、资源的分配，AI 与与 EDA 融合是另一重要的行业发展趋势。融合是另一重要的行业发展趋势。近 年来，伴随芯片设计基础数据量的不断增加、系统运算能力的阶跃式上升，这让 AI 技术在 EDA 领 域的应用的需求逐步上升。借助 AI 算法，EDA 工具可以帮助客户实现最优化的功耗、性能、面 积目标，大幅提升芯片设计验证效率，助力芯片设计企业提升产品研发效率，以开发性能更高的终 端产品。2017 年，美国国防部高级研究计划局（DARPA）推出的“电
43、子复兴计划（ERI）”中的 电子设备智能设计（IDEA）项目，描绘出新的 AI 技术赋能 EDA 工具发展目标与方向。其中，提 出的目标是实现“设计工具在版图设计中无人干预的能力”，即通过人工智能和机器学习的方法将 设计经验固化，进而形成统一的版图生成器，以期实现通过版图生成器在 24 小时之内完成 SoC （系统级芯片）、SiP（系统级封装）和印刷电路板（PCB）的版图设计。 图 19：IDEA 项目设计框架 数据来源：华大九天招股说明书，东方证券研究所 海外海外 EDA 巨头正积极布局巨头正积极布局 AI 技术。技术。2020 年 3 月，Synopsys 推出业界首个用于 AI 自主芯片
44、设计 解决方案DSO.ai，可以帮助设计团队优化决策流程，让芯片设计团队接近专家级水平进行操 作。 DSO.ai 也被瑞萨电子引入到其先进的汽车芯片设计环境， 以实现更好的 PPA 解决方案。 2021 年 7 月，Cadence 推出首款基于机器学习的设计工具Cerebrus，这款工具可以扩展数字芯片 设计流程并使之自动化，相较人工方法可将工程生产力提高多达 10 倍，同时最多可将功耗、性能 和面积 （PPA）结果改善 20%，以快速满足包括消费电子、超大规模计算、5G 通信、汽车和移 动等广泛市场的设计要求。 18 图 20：Synopsys 推出的 DSO.ai 能有效优化决策流程 图
45、21：Cadence Cerebrus 可快速提高设计效率 数据来源：Synopsys 官网，东方证券研究所 数据来源：Cadence 官网，东方证券研究所 二、二、EDA 行业行业及竞争格局及竞争格局分析分析 2.1 行业规模：整体平稳增长，国内市场增速高于全球 近年来，集成电路产业市场保持平稳增长。近年来，集成电路产业市场保持平稳增长。根据世界半导体贸易统计组织（WSTS）统计，从 2014 年到 2020 年， 全球半导体市场规模从 3358 亿美元提升至4404 亿美元， 年均复合增长率达 4.62%。 从 2014 年到 2020 年，全球集成电路市场规模从 2773 亿美元提升至
46、3612 亿美元，年均复合增 长率达 4.50%。 图 22：全球半导体市场规模（亿美元） 图 23：全球集成电路市场规模（亿美元） 数据来源：WSTS，东方证券研究所 数据来源：WSTS，东方证券研究所 我国集成电路市场增速快于全球。我国集成电路市场增速快于全球。根据中国半导体行业协会统计，从 2014 年到 2020 年，中国集 成电路市场规模从 3015 亿元提升至 8848 亿元，年均复合增长率达 19.65%，保持了稳定增长， 且增速明显高于全球。 335833523389 4122 4688 4123 4404 0 1000 2000 3000 4000 5000 20142015
47、200192020 277327452767 3432 3933 3334 3612 0 500 1000 1500 2000 2500 3000 3500 4000 200020 19 图 24：我国集成电路市场规模（亿元） 数据来源：中国半导体行业协会，东方证券研究所 集成电路产业链上下游分工逐步深化集成电路产业链上下游分工逐步深化， 集成电路设计的重要性不断凸显。集成电路设计的重要性不断凸显。 为了适应技术的发展和市 场的需求，集成电路的产业模式经历了由垂直整合模式（Integrated Device Manufactur
48、e，IDM 模 式）到专业分工商业模式的发展历程。伴随集成电路制造工艺水平的提高，企业固定资产支出中对 生产线的资金要求呈现几何级增长，多数采用 IDM 模式经营的中小规模集成电路企业愈发无力承 担研发、 生产费用带来的经营风险， 高额的生产线建设费用也限制了许多试图进入集成电路领域的 创业者。为适应市场对定制化芯片的增量需求，集成电路产业专业分工模式逐渐普及。在市场应用 多元化趋势更加显著、 芯片产品研发效率要求不断提升的驱动下， 专业分工模式正在逐步成为集成 电路市场主流。在这一过程中，集成电路设计这一细分领域的重要性不断凸显。 图 25：全球集成电路设计业销售规模（亿美元） 图 26：我
49、国集成电路设计业销售规模（亿元） 数据来源：中国半导体行业协会设计分会，东方证券研究所 数据来源：中国半导体行业协会设计分会，东方证券研究所 全球全球 EDA 行业稳定向好，行业稳定向好，亚太市场快速增长。亚太市场快速增长。在近年来全球集成电路产业基本保持稳定向好的发 展态势下，近年全球 EDA 工具总销售额保持稳定上涨，2020 年实现总销售额 72.3 亿美元，同比 增长 10.7%。 根据赛迪智库统计， 在 2020 年全球各地区 EDA 市场销售额方面， 北美约占 40.9%， 亚太地区约占 42.1%，欧洲地区约占 17%。目前北美地区是 EDA 技术最为发达的地区，而中国大 陆地区
50、集成电路设计业的快速发展带动了亚太地区 EDA 工具销售额的增长。 3015 3610 4336 5411 6532 7562 8848 0 1000 2000 3000 4000 5000 6000 7000 8000 9000 200020 881 859 904 1000 1089 1066 1279 0 200 400 600 800 1000 1200 1400 200020 1051.6 1325.0 1644.3 2073.5 2519.3 3063.5 3778.4 0 500 1000 1
sgpjbg002
工作日 8:30 - 17:30
会员动态：
报告分类
新质生产力
ChatGPT
新能源汽车
大模型
Sora
机器人
微短剧
芯片
薪酬
白皮书
低空经济
数据要素
创新药
人工智能
AI产业
信息科技
互联网
消费经济
汽车交通
电商零售
传媒娱乐
医药健康
投资金融
能源环境
地产建筑
传统产业
英文报告
其它
扫码登录
手机快捷登录
账号登录
