半导体封装技术发展历程 原图定位

先进封装主要通过平面与空间上的革新实现连接的密集化、堆叠的多样化和功能的系统化。（1）平面上，以 Bump I/O Pitch（凸块间距）的缩小化和RDL L/S（Re-distributed Layer 重布线层，线宽/间距）的精细化为核心驱动，来实现高互联、低功耗、低单位面积成本的封装技术。例如：RDL（Re-distributed Layer 重布线层）线宽线距迈向 2/2μm 尺度，bump 微凸块间距从 80μm 迈向 40~50μm 尺度；（2）空间上，先进封装向三维发展，以高度集成化、高度功能化为目标，典型代表为 2.5D/3D 封装、SiP 系统级封装、Chiplet 等。3D 堆叠间距向几微米缩小，wafer to wafer 甚至缩小至百纳米尺度。