1、吴海军吴海军 袁春风袁春风 武港山武港山南京大学计算机科学与技术系南京大学计算机科学与技术系2023.8基于RISC-V架构数字逻辑与计算机组成课程改革实践主要内容主要内容n课改背景n课程内容n实验体系n实施方法n教学成效n资源共享2课改背景课改背景数字逻辑电路DL计算机组成原理CO计算机体系结构CA2014年数字电路与数字系统DL计算机组成原理CO数字逻辑与计算机组成DL&CO计算机系统基础ICS计算机体系结构CA计算机系统基础ICS计算机体系结构CA2020年存在问题？存在问题？开设计算机系统基础ICS合并数字逻辑电路与计算机组成DL&CO3课程内容多学生基础薄弱大一下开设4学时n课程内容

2、分割内容切分内容切分数制编码布尔代数组合逻辑设计时序逻辑设计部件设计存储器件数字系统设计数字逻辑与数字系统数据类型及机器级表示指令系统及程序的机器级表示数据运算中央处理器设计存储器分层体系结构系统互连及I/O子系统并行处理系统计算机组成原理与设计计算机系统基础运算部件浮点运算计算机体系结构数字逻辑与计算机组成实验数字逻辑与计算机组成定点运算4Verilog HDL可编程器件n内容融合内容融合内容融合数制编码布尔代数组合逻辑设计时序逻辑设计部件设计存储器件数字系统设计数据类型及机器级表示指令系统及程序的机器级表示定点运算中央处理器设计运算部件数字逻辑与计算机组成数据通路控制器数据表示：数制、编码

3、、类型运算方法：表达式、机器指令、运算电路功能部件：逻辑设计、工作过程、特性指令集架构：程序表示、软硬件协同机制CPU设计：架构、单周期、多周期、流水线布尔代数：公理、定理、逻辑表达式如何选择指令集架构？5n原则：容易实现、指令集稳定、适用广、可扩展指令集架构的选择指令集架构的选择RISC-V作为模型机是一种趋势！特点：具有模块化结构，稳定性和可扩展性好，在简洁性、实现成本、功耗、性能和程序代码量等各方面具有显著优势。生态：中科院计算所：香山开源处理器；平头哥：玄铁系列芯来科技：蜂鸟系列；6n主要特点：6种指令格式，所有指令格式长度均为32位。只通过Load和Store指令访问存储器。立即数符

4、号位扩展。运算操作都在寄存器之间进行。只支持寄存器+立即数一种数据寻址模式。n指令格式：核心指令集核心指令集RV32I3419141160funct7rs2rs1funct3rdopcoders1funct3rdopcodeimm11:0Register型imm11:5rs2rs1funct3imm4:0opcodeimm31:12rdopcodeimm12|10:5rs2rs1funct3imm4:1|11opcoderdopcodeimm20|10:1|11|19:12Immediate型，I*Store型Upper Imm型Branch型Jump&Link型7非常适

5、合初学者！围绕围绕RISC-V架构构建实验教学体系架构构建实验教学体系n以RISC-V+AM(抽象机)为基本架构，构建了融通软硬件的计算机系统全栈能力培养实验教学体系。n通过在从简到繁的不同实验平台上构建计算机系统，逐步加深对计算机系统的理解，培养不同层次、不同方向的计算机系统设计能力。数字逻辑与计算机组成数字逻辑与计算机组成实验计算机系统基础操作系统计算机系统设计综合实验开设学期大一下大二上大二上大二下大三下展示程序累加求和,冒泡排序基准程序,超级玛丽仙剑+hello分时运行ShellProject-N生态/Debian操作系统-Nanos-liteNanosNanos/Linux抽象计算机

6、层-AM=TRM(计算)+IOE(输入输出)+CTE(中断异常)+VME(虚存)+MPE(多核)ISA9/37条RV32IRV32IMRV32IMx86/RV64MIPS32/RV64微结构单（多）周期单周期/流水线NEMUQEMU流水线/乱序实验平台LogisimFPGA教学模拟器QEMUFPGA8数字逻辑与计算机组成课内实验数字逻辑与计算机组成课内实验n实验目的：加深知识点理解，掌握CPU设计方法，探索软硬件协同运行机理。综合性实验，课程内容前后串联，与后续课程上下贯通。n9条指令32位单周期CPU：串起课程内容，解决知识点多，内容抽象，结构分散的问题。创新性实验，具有一定挑战性，能够激发

7、学习兴趣，增强成就感。n在设计的CPU上运行累加求和及冒泡排序两个测试程序：可执行程序具有挑战性；可观察指令的执行过程，了解软硬件协同运行过程；n实现手段简单易用，提高实验完成度。建设在线实验平台选择合适实验平台Logisim通过模块化部件搭建CPU；激发了学习兴趣！大多数学生刚开始都不相信自己能设计出一颗CPU，并且能运行测试程序。9n实验内容：6个实验，实现单周期CPU，运行真实的测试程序n实验工具：Logisim、RARSn实践平台：头歌：https:/ Logisim虚拟仿真软件，无实验场地和操作指导人员要求采用原理图方式进行设计，简单易学，易于调试支持子电路封装，模块化设计，易于搭建

8、复杂数字电路系统(CPU）支持数字逻辑电路设计方法，有利于培养学生硬件设计思维n实施方法模块化设计关键步骤引导思考题激励内容不断迭代11实施方法实施方法1：模块化设计：模块化设计n例如32位加法器的设计4位先行进位加法器16位先行进位加法器32位先行进位加法器12实施方法实施方法1：模块化设计：模块化设计n单周期CPU设计：实验3（寄存器堆）、实验4（ALU）、实验5（IFU、IDU、DMEM）、实验6（控制器）13实施方法实施方法2：关键步骤引导：关键步骤引导数据存储器按字节、半字和字存取数据桶形移位器14实施方法实施方法2：关键步骤引导：关键步骤引导数据通路设计汇编程序源代码15实施方法实

9、施方法3：思考题激励：思考题激励n学生实验报告作品选（实验六思考题）16n学生实验报告作品选（实验六思考题）实施方法实施方法3：思考题激励：思考题激励17实施方法实施方法3：思考题激励：思考题激励n学生实验报告作品选（实验六思考题）18实施方法实施方法4：内容不断迭代：内容不断迭代n2022年要求：1、数据存储器支持字节、半字、全字长的数据读写。加法器Add-carryAdd-ResultAdd-Sign异或门阵列Cin与门阵列ABZeroLessResultALU操作控制信号生成部件ALUctrSIGctrSUBctrOPctrAdd-Overflow012MUX1001MUX3符号扩展0扩

10、展4567或门阵列异或门阵列桶形移位器ALctr32SFTctrDinShamtA/LL/RDout32323232323232324532332MemOp指令指令含义含义000lw,sw存取4字节001lbu读取最低1个字节数据，0扩展到4字节010lhu读取最低2个字节数据，0扩展到4字节101lb,sb存取最低1个字节，在读取时，按符号位扩展到4字节110lh,sh存取最低2个字节，在读取时，按符号位扩展到4字节n2、支持RV32I所有操作指令19实施方法实施方法4：内容不断迭代：内容不断迭代n2023年鼓励完成多周期CPU设计。20中断、异常处理流水线CPU设计流水线CPU冒险处理分支

11、预测高级流水线技术2021年春季学生作品（累加程序验证）控制器212022年春季学生作品(冒泡排序验证)222023年春季学生作品选n支持RV32I所有操作指令，实现课程实验项目上下贯通，拓展了测试用例。n可运行后续课程计算机系统基础PA项目中测试程序。232023年春季学生作品选(多周期CPU设计)n多位同学完成了多周期CPU设计242023年春季学生作品选(流水线CPU设计)黄文睿（221180115）完成流水线CPU设计25n自2021年开始在计算机相关专业一年级所有学生中开设该课程。n3年来实验、笔试成绩对应关系图教学成效教学成效0.020.040.060.080.0100.0120.

12、0159 13 17 21 25 29 33 37 41 45 49 53 57 61 652021年实验和笔试对应关系图实验笔试成绩0.020.040.060.080.0100.0120.0159 13 17 21 25 29 33 37 41 45 49 53 57 61 65 69 732022年实验与笔试对应关系图实验笔试0204060801001201 4 7 528349525558623年实验与笔试对应关系图实验期末0550-59分60-69分70-79分80-89分90分以上近两年笔试成绩对

13、比图2022年2023年26学生评价学生评价27n实验目的：使用现代数字系统设计方法，实现完整计算机系统n实验内容：带I/O功能+RV32I指令处理器n实验工具：基于Verilog、FPGA、无剑100平台实践平台：https:/ 单周期/流水线CPU4触发器和锁存器9键盘鼠标接口实验14计算机系统5计数器和时钟10VGA接口实验28增加内容：连接输入输出设备通过官方测试集执行通用应用程序“数字逻辑与计算机组成实验”n通过Verilog语言实现CPU的各个模块，并构建成RISC-V CPU，完成键盘和显示器接口模块，把I/O接口和CPU连接起来，最终组成完整的计算机系统！Result数据存储器

14、PC 寄存器堆RdBusA3232532立即数扩展部件012MUX指令译码部件10MUXALU01MUX跳转控制部件01MUX01MUX加 法器BusBRs1 Rs2RegWr551Result0Addr32ZeroClkClkBusWDataInDataOutImm32Instr6:0Instr24:20Instr19:15Instr11:7Instr31:7常量4MemWrMemToRegExtOpALUBSrcALUctrWrEnNxtBSrcALUASrcClkNxtASrcBranch32Instr指令存储器AddrOPFunct3MemOpClkInstrMemEnInstrMem

15、WrMemEn控制器Instr31:25Funct710MUX初始地址ResetNxtBSrcNxtASrcExtOpRegWrALUASrcALUBSrcALUctrBranchMemToRegMemWrMemOp29单周期CPU的指令测试30单周期CPU的官方测试312022年春季学生作品：输入输出322022年春季学生作品：彩色字符显示：彩色字符显示332022年春季学生作品：shell命令命令n线下验收线下验收，完成基于，完成基于RV32I的实验的实验。在FPGA上运行自己实现的RV32处理器可运行MD5计算、贪吃蛇等应用342022年春季学生作品：计算累加和：计算累加和36运行前序课

16、程中的测试代码2022年春季学生作品：穿越时空的奇幻旅程穿越时空的奇幻旅程！n基于AM_IOE 软硬件间的协同交互。n在开发板上执行“来自未来的应用程序”学长学姐在操作系统课完成OSlab0小游戏。37教学成效教学成效n我系本科生参加“一生一芯”计划获得流片资格的名单学生编号姓 名学 号报名时年级第三期ysyx_210611孙际儒201250121大一第三期ysyx_210285李晗191870085大二第三期ysyx_210539陈璐181250012大三第四期ysyx_22040053汪洵201870037大二第四期ysyx_22040066曹云帆201220073大二孙际儒同学的芯片李晗同学的芯片陈璐同学的芯片38教学资源共享教学资源共享39在头歌平台上共享在头歌平台上共享实践平台：https:/ 谢！