全球六大逻辑晶圆厂先进制程进展情况 原图定位 芯片制程不断升级,万片产能所需 CMP次数及用量上升。国际上先进芯片制程从7-5 纳米阶段向 3 纳米、2 纳米及更先进工艺的方向发展,当前台积电 3nm 芯片已实现量产,预计 2025 年实现 2nm量产。芯片制程升级带动晶圆制造技术提升,CMP 工艺步骤大幅增长,CMP 抛光材料消耗量增加。据 Cabot微电子数据,14纳米以下逻辑芯片工艺要求的关键 CMP 工艺将达到 20 步以上,使用的抛光液将从90纳米的五六种抛光液增加到二十种以上,种类和用量迅速增长。7纳米及以下逻辑芯片工艺中 CMP 抛光步骤甚至可能达到 30 步,使用的抛光液种类接近三十种,伴随先进制程占比提高,CMP耗材单颗芯片用量快速提升。