80mm2裸片在不同制程下的晶体管数量(百万) 原图定位 2 个硅原子晶格,进一步微缩就将进入量子物理范畴,将面临量子隧穿效应等问题;同时 SoC 挤进更多功能将导致芯片面积较大,从而导致良率难以提升,从行业经验数据来看,面积 40*40mm 的良率只有 35.7%,面积 20*20mm 的良率可上升至 75.7%,面积 10*10mm 的良率可提升至 94.2%;除此之外还存在光刻技术难以跟进、单芯片功耗和散热问题越发突出、存储带宽难以跟进等问题,可见 SoC 制造难度正在加速上升。制造难度的提升导致摩尔定律逐步开始失效,根据 IBS 的统计,芯片制程下降所带来的制造成本下降幅度已经逐步收窄,16nm到10nm每10亿颗晶体管的成本可降低31%,而从 7nm 到 5nm 仅降低 18%、从 5nm 到 3nm 仅降低 4%。