1、1 Chiplet：提质增效，助力国产半导体：提质增效，助力国产半导体弯道超车弯道超车 证券研究报告证券研究报告 20232023年年0404月月1717日日 中泰电子王芳团队中泰电子王芳团队 分析师：王芳分析师：王芳 执业证书编号：执业证书编号：S0740521120002 分析师：分析师：游凡游凡 执业证书编号：执业证书编号：S0740522120002S0740522120002 分析师：杨旭分析师：杨旭 执业证书编号：执业证书编号：S0740521120001 目目 录录 一、为何需要一、为何需要Chiplet？二、产业应用：海内外巨头躬身入局二、产业应用：海内外巨头躬身入局 三、受益

2、链条：封测、材料等多环节受益三、受益链条：封测、材料等多环节受益 2 5XbWiXlXeYmVsXqZrYaQaObRpNnNsQnOlOpPmQiNoPuM8OqQvMxNrMpOwMoOtN3 1.1Chiplet定义与优势 ChipletChiplet定义：将单颗定义：将单颗SoCSoC“化整为零”为多颗小芯片（“化整为零”为多颗小芯片（ChipChip），将多颗），将多颗ChipsChips进行封装的技术。可分为：进行封装的技术。可分为：1 1）MCMMCM：Multi-Chip Module，多芯片组件。MCM将多颗裸芯片连接于同一块基板（陶瓷、硅、金属基板），并封装到同一外壳。往下

3、可细分为金字塔堆叠MCM和TSV（硅通孔）堆叠MCM。2 2）InFOInFO：Integrated Fan-Out，集成扇出封装。InFO指集成多颗进行扇出型封装，所谓扇出（Fan-Out），指Die表面的触点扩展到Die的覆盖面积之外，增加了凸点布臵的灵活性并增多了引脚数量。InFO与MCM的区别在于InFO强调扇出封装。3 3）2.5D 2.5D CoWoSCoWoS：Chip on Wafer on Substrate，即从上往下为小芯片-interposer（转接板，硅wafer或其他材料）-IC载板。其与InFO区别在于，2.5D CoWoS多了一层interposer，InFO通

4、常无interposer。需注意，以上三种封装并无严格界限，其区别在于每一种形式侧重的封装要素不同。图表：两种图表：两种MCMMCM封装封装 来源：半导体在线公众号，中泰证券研究所 图表：一种典型的图表：一种典型的InFOInFO封装封装 来源：台积电官网，中泰证券研究所 图表：图表：CoWoSCoWoS封装封装 来源：台积电官网，中泰证券研究所 4 1.1Chiplet定义与优势 ChipletChiplet优势：优势：性能提升性能提升：3D 堆叠。通过堆叠，可以实现单位面积上晶体管数量增加，从而提高算力。存储限制存储限制：类似“外挂”，提升存储容量；异构互联异构互联：芯片复杂度、集成度可以

5、进一步提升。传统形式下单颗芯片面积很难超过800平方毫米。研发周期研发周期：Chiplet可以使得核心芯片（chip）共用，缩短设计周期；成本优化成本优化：不同功能芯片实现成本最优制程匹配。图表：图表：ChipletChiplet优势优势 来源：奇异摩尔公众号，中泰证券研究所 5 1.2国产化意义：助力弯道超车 图表：图表：ChipletChiplet提升良率的原理提升良率的原理 来源：唯芯派公众号，中泰证券研究所 美国制裁中国美国制裁中国14nm14nm以下先进制程以下先进制程。2020年，美国将中芯国际列入“实体清单”，限制中芯国际14nm及以下制程的扩产。在此背景下，国产14nm制程产能

6、处于存量、无法扩张的状态。在此背景下，Chiplet国产化意义：1 1）ChipletChiplet可提升国产可提升国产14nm14nm良率、规避美国限制良率、规避美国限制。Chiplet通过“化整为零”缩小单颗die面积die面积越小，单片晶圆上的缺陷数量不变的情况下，坏点落在单颗die上对整片晶圆面积的影响比重，在减少，即良率越来越高。国产厂商采用Chiplet，在国产14nm产能为存量的局面下，提升了实际的芯片产出部分规避了美国的限制。2 2）ChipletChiplet增加了晶圆供给来源，进一步规避美国限制增加了晶圆供给来源，进一步规避美国限制。原先，单颗SoC使用的是统一的、与CPU

7、制程一致的先进制程；Chiplet则对核心CPU chip采用先进制程，其他如I/O芯片、存储芯片，用更成熟的制程。就国产而言，Chiplet减少了14nm宝贵晶圆的用量，部分地用28甚至45nm制程制作非核心的芯片，增加了晶圆供给来源。图表：图表：ChipletChiplet集成多种制程的小芯片集成多种制程的小芯片 来源：AMD官网，中泰证券研究所（芯片面积为2X时）（芯片面积为1X时）6 1.2国产化意义：助力弯道超车 图表：先进制程晶体管密度一览（单位：百万个图表：先进制程晶体管密度一览（单位：百万个/mm/mm）来源：Wikichip，*为逻辑密度，中泰证券研究所 3 3）Chiple

8、tChiplet可提升芯片性能，突破美国先进制程的封锁。可提升芯片性能，突破美国先进制程的封锁。通常意义上，单位面积晶体管数量越多，芯片性能越强。据Wikichip，台积电14nm每mm晶体管数量在28.88百万个，10、7nm晶体管数量分别达到52.51、91.20百万个，分别是14nm数量的1.8、3.2倍。Chiplet通过将两颗14nm芯片堆叠，实现单位面积晶体管数量翻倍。按台积电规格简单测算，两颗14nm堆叠后的晶体管数量达到57.76百万个，接近10nm的数量水平故从性能上大体接近10nm芯片性能。对于中国而言，两颗14nm芯片堆叠，可以向下突破美国14nm制程的封锁，实现接近10

9、nm工艺的性能。AnandTech IBM 台积电台积电 英特尔英特尔 三星三星 22纳米 16.50 16纳米/14纳米 28.88 44.67 33.32 10纳米 52.51 100.76 51.82 7纳米 91.20 237.18*95.08 5纳米 171.30 3纳米 292.21*2纳米 333.33 7 图表：当前主要图表：当前主要AIAI运算芯片运算芯片 年份年份 厂商厂商 芯片芯片 制程制程 Chiplet相关技术相关技术 2017 英伟达 Tesla V100 12nm SoC 2020 英伟达 A100 7nm SoC 2020 英特尔 Habana Gaudi 16

10、nm SoC 2020 AMD Instinct MI100 7nm SoC 2022 英特尔 Habana Gaudi2 7nm SoC 2022 英伟达 H100 4nm GPU与HBM3的封装采用Chiplet 2023 AMD Instinct MI300 5nm 用Chiplet连接CPU和GPU 来源：各家官网，中泰证券研究所 当前当前AIAI芯片呈现几大趋势：芯片呈现几大趋势：1 1）制程越来越先进）制程越来越先进。从2017年英伟达发布Tesla V100 AI芯片的12nm制程开始，业界一直在推进先进制程在AI芯片上的应用。英伟达、英特尔、AMD一路将AI芯片制程从16nm推

11、进至4/5nm。2 2）ChipletChiplet封装初露头角封装初露头角。2022年英伟达发布H100 AI芯片，其芯片主体为单芯片架构，但其GPU与HBM3存储芯片的连接，采用Chiplet封装。在此之前，英伟达凭借NVlink-C2C实现内部芯片之间的高速连接，且Nvlink芯片的连接标准可与Chiplet业界的统一标准Ucle共通。而AMD2023年发布的Instinct MI300是业界首次在AI芯片上采用更底层的Chiplet架构，实现CPU和GPU之间的连接。3 3）20202020年以来头部厂商加速布局年以来头部厂商加速布局。AI芯片先行者是英伟达，其在2017年即发布Tes

12、la V100芯片，此后2020以来英特尔、AMD纷纷跟进发布AI芯片，并在2022、2023年接连发布新款AI芯片，发布节奏明显加快。1.3创新意义：AI芯片提质增效 8 来源：Chiplet Actuary:A Quantitative Cost Model and Multi-Chiplet Architecture Exploration，中泰证券研究所 据相关论文，芯片成本变化有以下规律：封装形式越复杂，封装成本、封装缺陷成本占芯片成本比重越大：封装形式越复杂，封装成本、封装缺陷成本占芯片成本比重越大：具体来说，SoCMCMInFO小于2.5D。芯片面积越大，芯片缺陷成本、封装缺陷成

13、本占比越大芯片面积越大，芯片缺陷成本、封装缺陷成本占比越大；制程越先进，芯片缺陷成本占比越高，而制程越先进，芯片缺陷成本占比越高，而ChipletChiplet封装能有效降低芯片缺陷率，最终达到总成本低于封装能有效降低芯片缺陷率，最终达到总成本低于SoCSoC成本的效果成本的效果。图表：不同制程图表：不同制程/芯片面积下芯片面积下SoCSoC（单芯片）与（单芯片）与ChipletChiplet（MCM/MCM/InFOInFO/2.5D/2.5D）封装之间的成本比较）封装之间的成本比较 1.3创新意义：AI芯片提质增效 9 来源：Chiplet Actuary:A Quantitative C

14、ost Model and Multi-Chiplet Architecture Exploration，中泰证券研究所 制程制程/面积面积 2颗颗Chips 3颗颗Chips 5颗颗Chips 14nm 面积700mm，单芯片SoC成本最低；面积700mm，MCMSoCInFO/2.5D 面积600mm，单芯片SoC成本最低；面积600mm，MCMSoCInFO/2.5D 面积500mm，单芯片SoC成本最低；面积500mm，MCMSoCInFO/2.5D 7nm 小于400mm，单芯片SoC成本最低；400-700mm，MCMSoCInFO/2.5D；800mm，MCMInFOSoC2.5

15、D 小于400mm，单芯片SoC成本最低；400-500mm，MCMSoCInFO/2.5D；600mm，MCMInFOSoC2.5D 小于300mm，单芯片SoC成本最低；300-500mm，MCMSoCInFO/2.5D；600mm，MCMInFOSoC2.5D 5nm 小于300mm，单芯片SoC成本最低；300-400mm，MCMSoCInFO/2.5D；500mm-600mm，MCMInFOSoC2.5D；700mm，MCMInFO2.5DSoC 100mm，单芯片SoC成本最低；200-300mm，MCMSoCInFO/2.5D；400mm-500mm，MCMInFOSoC2.5D

16、；600mm，MCMInFO2.5DSoC 100mm，单芯片SoC成本最低；200-300mm，MCMSoCInFO/2.5D；400mm-500mm，MCMInFOSoC2.5D；600mm，MCMInFO2.5DSoC 制程越先进、芯片组面积越大、小芯片（制程越先进、芯片组面积越大、小芯片（ChipsChips）数量越多，）数量越多，ChipletChiplet封装较封装较SoCSoC单芯片封装，成本上越有优势：单芯片封装，成本上越有优势：据论文 Chiplet Actuary:A Quantitative Cost Model and Multi-Chiplet Architectur

17、e Exploration，14nm制程下，当芯片面积超过700mm时，Chiplet封装中的MCM成本开始较SoC低，当面积达900mm时，MCM较SoC成本低近10%（2颗chips）、或低20%（3颗chips）、或低25%（5颗chips）；7nm制程下，芯片面积超过400mm时，MCM成本开始低于SoC，面积超过600mm时，InFO成本开始低于SoC，当面积达900mm时，5颗chips情况下，MCM较SoC成本低40%、InFO较SoC成本低20%；5nm制程下，芯片面积超过300mm时，MCM成本开始低于SoC，成本超过500mm时，InFO成本开始低于SoC，当面积达900m

18、m时，5颗chips情况下，MCM较SoC成本低50%、InFO较SoC成本低40%、2.5D较SoC成本低28%。鉴于当前鉴于当前AIAI芯片朝高算力、高集成方向演进，制程越来越先进，芯片朝高算力、高集成方向演进，制程越来越先进，ChipletChiplet在更先进制程、更复杂集成中降本优势愈在更先进制程、更复杂集成中降本优势愈发明显，未来有望在发明显，未来有望在AIAI芯片封装中加速渗透。芯片封装中加速渗透。图表：不同制程图表：不同制程/面积下面积下SoCSoC与与ChipletChiplet封装之间的成本平衡点封装之间的成本平衡点 1.3创新意义：AI芯片提质增效 目目 录录 10 一、

19、为何需要一、为何需要Chiplet？二、产业应用：海内外巨头躬身入局二、产业应用：海内外巨头躬身入局 三、受益链条：封测、材料等多环节受益三、受益链条：封测、材料等多环节受益 11 2.1AMD：Chiplet先行者 20192019年年AMDAMD在在ZEN2ZEN2架构上首次引入架构上首次引入ChipletChiplet，带来两大优势：，带来两大优势：1 1）降本。）降本。ZEN2架构的精髓在于，将原先在每颗CPU里的I/O芯片独立出来，并集中成一颗I/O芯片，然后通过Chiplet实现CPU连接I/O。其中CPU采用台积电7nm工艺，I/O芯片采用台积电14nm（针对EPYC）或Glob

20、alFoundries的12nm工艺（针对消费类CPU）。相比于原先ZEN架构采用同一制程，ZEN2架构不同芯片采用最具性价比制程，可有效改善成本。此外，单颗核心复合体（CCX）面积大幅缩小（少了I/O面积，以EPYC处理器为例，从60缩小至31.3mm），良率提升，进一步改善成本。2 2）降低延迟）降低延迟。ZEN2架构中L3缓存从8MB提升至16MB，这一方面依赖于制程升级，一方面依赖于Chiplet减少了I/O面积，使得芯片有更多的空间承载更大面积的缓存芯片。缓存越大，芯片延迟越低。图表：图表：ZenZen与与ZEN2ZEN2架构关键区别在于架构关键区别在于I/OI/O独立拆出独立拆出

21、来源：AMD官网，中泰证券研究所 CCX=CPU+I/O+L3，面积60mm Chiplets=CPU+L3，面积31.3mm 12 20222022-2323年，年，AMDAMD在其游戏在其游戏GPUGPU和和AIAI芯片中引入芯片中引入ChipletChiplet：1 1）20222022年年AMDAMD发布游戏发布游戏GPU GPU-RX 7900RX 7900系列显卡。系列显卡。通过Chiplet，AMD RX 7900系列背后的RDNA3架构实现一个“GCD”小核心和多个“MCD”小核心的连接，降低不需要高频运算的组件的制程，从而降低成本。2 2）20232023年年AMDAMD发布

22、其目前最强发布其目前最强AIAI芯片芯片-Instinct MI300Instinct MI300。MI300是业界首款在数据中心芯片中将CPU和GPU进行集成封装的芯片。其通过3D堆叠，将9个5nm Chiplets堆叠4个6nm Chiplets，HBM3内存环绕两侧。MI300背后是AMD针对数据中心图形的CDNA 3架构。MI300MI300的发布，意味着的发布，意味着AMDAMD在其在其3 3大产品系列（大产品系列（CPUCPU、游戏游戏GPUGPU、数据中心、数据中心GPUGPU）和背后的）和背后的3 3大架构（大架构（ZENZEN系列和系列和RDNARDNA系列和系列和CDNAC

23、DNA系列）上，均引入了系列）上，均引入了ChipletChiplet。图表：图表：RDNA3RDNA3架构示意图架构示意图 来源：AMD官网，中泰证券研究所 图表：图表：7900 XT7900 XT是是900900美元价位最快显卡美元价位最快显卡 图表：图表：MI300MI300为为9 9颗颗5nm5nm裸片裸片+4+4颗颗6nm6nm裸片裸片3D3D堆叠堆叠 来源：AMD官网，中泰证券研究所 来源：AMD官网，中泰证券研究所 2.1AMD：Chiplet先行者 13 2.2海外巨头纷纷布局Chiplet 英特尔：已发布英特尔：已发布ChipletChiplet相关芯片。相关芯片。2023年

24、1月发布首款基于Chiplet设计的第四代Intel Xeon可扩展处理器及其Max系列，其中Max系列采用3D Chiplet封装，涵盖5种以上差异化工艺节点。英伟达：超级英伟达：超级CPUCPU遵循遵循UCIeUCIe规范，对规范，对ChipletChiplet态度积极态度积极。2022年英伟达发布Grace CPU Superchip，通过自家NVLink-C2C技术实现芯片高速互连，且该芯片遵循由业界共同制定的小芯片互连规范UCIe。公司超大规模计算副总裁 Ian Buck 表示：Chiplet和异构计算对于应对摩尔定律放缓是必要的，公司利用其高速互连技术，帮助旗下GPU、CPU等创建

25、通过Chiplet构建的新产品。苹果：苹果：M1 Ultra M1 Ultra 采用采用ChipletChiplet封装封装。2022年苹果发布M1 Ultra芯片，该芯片由两颗M1 Max芯片通过独特的UltraFusion架构桥接而成。而据台积电而证实，M1 Ultra采用的是Chiplet里的InFO-LI（Integrated Fan Out-Local Interconnection）封装，其好处在于可以降低成本。图表：苹果图表：苹果M1 Ultra ChipletM1 Ultra Chiplet示意图示意图 来源：天极网，中泰证券研究所 图表：苹果图表：苹果M1 Ultra M1

26、Ultra 采用采用InFO_LIInFO_LI封装封装 来源：台积电官网，中泰证券研究所 14 2.3国产厂商的Chiplet布局 国产头部厂商已纷纷布局国产头部厂商已纷纷布局ChipletChiplet：寒武纪：寒武纪：2021年发布第三代云端AI芯片思元370，是其首款基于Chiplet技术的AI芯片；芯原股份：芯原股份：业内首批推出商用Chiplet的公司，2022年推出基于Chiplet架构所设计的高端应用处理器平台；芯动科技：芯动科技：2022年推出首款高性能服务器级显卡GPU“风华 1 号”，使用Innolink Chiplet技术；龙芯：龙芯：2022年完成32核心3D5000

27、处理器验证，该芯片针对服务器市场，透过小芯片技术（Chiplet）将2颗3C5000封装为一体；海光信息海光信息：2022年表示chiplet是未来重要的技术方向之一；北极雄芯北极雄芯：2023年发布首款基于 Chiplet 架构的“启明 930”芯片，基于全国产基板材料以及 2.5D 封装，可用于 AI、工业智能等不同场景。目目 录录 15 一、为何需要一、为何需要Chiplet？二、产业应用：海内外巨头躬身入局二、产业应用：海内外巨头躬身入局 三、受益链条：封测、材料等多环节受益三、受益链条：封测、材料等多环节受益 16 3.1空间：500亿美金大市场 20242024年全球年全球Chip

28、letChiplet芯片市场空间有望达芯片市场空间有望达500500亿美金亿美金。据Gartner预测，Chiplet芯片市场在2020年空间为全球33亿美金，2024年全球超500亿美金，2020-24年全球市场CAGR为98%。其背后是Chiplet在MPU、DRAM/NAND、基带芯片上加速渗透。20242024年全球年全球ChipletChiplet封测市场空间有望达封测市场空间有望达5050亿美金亿美金。2022年全球封测市场空间为469亿美金，对应全球芯片销售额在5735亿美金，封测占芯片产值的比重为8%。由于Chiplet涉及的封测难度更高、相对应地在芯片产值中价值量占比会更高，

29、假设2024年全球Chiplet芯片市场中，Chiplet封测成本占比为10%，则对应50亿美金的市场空间。00500600202020212022E2023E2024EMPUDRAM集成基带/AP NAND分立AP/多媒体处理器 其他 0%5%10%15%20%25%30%202020212022E2023E2024E图表：图表：20202020-2424年全球各类年全球各类ChipletChiplet空间（亿美元）空间（亿美元）图表：图表：20202020-2424年各类芯片年各类芯片ChipletChiplet渗透率渗透率 来源：Gartner，中泰证券研究所 来源

30、：Gartner，华经产业研究院，IC Insights，共研网，Yole，QY Research，中泰证券研究所 17 3.2EDA：芯片重构带来国产导入良机 ChipletChiplet带来带来EDAEDA设计的新挑战：设计的新挑战：1）多颗小芯片集成，电、热、力、机械等多种物理量下如何保证芯片设计指标和工作状态正常；2）需要对多芯片进行整合式EDA验证；3）设计和封装融为一体，EDA端要对应适配；芯片重构带来国产芯片重构带来国产EDAEDA导入良机导入良机：1）建立统一的EDA设计工具的国产统一标准；2）不同国产芯片的协同整合测试；3）国产封测厂在PCB绕线、数字绕线、模拟绕线上可以给国

31、产EDA提供经验；4）国产fab厂制定统一的多芯片互联标准。以上四点，国产EDA厂商均有地理和自主可控方便的优势，也是借助Chiplet打开国产EDA局面的良机。图表：国产图表：国产EDAEDA公司一览公司一览 来源：亿渡数据，中泰证券研究所 公司公司公司公司LOGO地区地区IPO情况情况股东股东创始人等创始人等技术背景技术背景华大九天北京创业板过会CEC、大基金刘伟平、陈丽洁等熊猫EDA概伦电子上海已上市兴橙资本、英特尔潘建岳（新思系）、倪捷（Synopasys)等引领存储EDA国微集团深圳港股10亿深圳第一家半导体公司908/909工程刘志宏紫光核心企业国微思尔芯上海恢复创业板IPO审核国

32、微集团黄学良（国微集团）技术转让广立微杭州IPO过会中芯聚源、武岳峰国内四大EDA领先的集成电路EDA软件于晶圆级电性测试设备供应商芯愿景北京终止科创板改换至深交所IPO宁波梅山保税区宜安投资、宁波梅山保税港区丰年君和投资蒋卫军、张军、丁仲等中科院背景18 3.3IP：Chiplet释放芯片IP化需求 ChipletChiplet释放芯片释放芯片IPIP化需求：化需求：ChipletChiplet释放释放IPIP复用增量需求复用增量需求。Chiplet将大芯片“化整为零”，单颗Chip本质上是IP硬件化，Chiplet封装可以看作是多颗硬件化的IP的集成。后续Chiplet芯片的升级，可以选择

33、仅升级部分IP单元对应的Chip，部分IP保留从而实现IP复用，大幅缩短产品上市周期。芯原股份作为国内芯原股份作为国内IPIP供应龙头，有望受益于供应龙头，有望受益于ChipletChiplet发展发展。据Ipnest，芯原股份是中国大陆排名第一、全球排名第七的半导体IP供应商，拥有图形/神经网络/视频/数字信号/图像/显示六大类处理器IP核，并具备领先的芯片设计能力，近年来一直致力于Chiplet技术和产业的推进。2022年芯原推出了基于Chiplet架构所设计的高端应用处理器平台，该平台12nm SoC版本已完成流片和验证。图表：基于图表：基于ChipletChiplet异构架构处理器芯片

34、示意图异构架构处理器芯片示意图 来源：芯原股份，中泰证券研究所 19 3.4减薄：Chiplet新增晶圆减薄需求 ChipletChiplet兴起创造全新的减薄机应用场景：兴起创造全新的减薄机应用场景：传统减薄机，用于后道封装，主要涉及对芯片背面硅片的减薄、注塑后对塑胶表面的磨平。以Chiplet为代表的3D IC兴起后，前道环节新增对减薄抛光机的需求因为3D IC涉及到多颗晶圆的堆叠，为了降低堆叠后芯片组厚度，需要对晶圆进行减薄。华海清科减薄机华海清科减薄机20232023年有望批量出货。年有望批量出货。公司针对3D IC领域的减薄抛光一体机已发到客户端进行验证，且验证情况良好，预计该类产品

35、在2023年实现批量出货。除此之外公司还拓展了针对封装领域的减薄机型，目前也处于验证阶段。在技术层面，公司减薄类设备可以对标国际友商的高端机型。图表：晶圆减薄示意图图表：晶圆减薄示意图 来源：鼎达信公司官网，中泰证券研究所 20 公司公司 Chiplet技术积累技术积累 具体商业进展具体商业进展 通富微电 在多芯片组件、集成扇出封装、2.5D/3D等先进封装技术方面的提前布局，可为客户提供多样化的Chiplet封装解决方案 已为AMD大规模量产Chiplet产品 长电科技 1）2018年启动研发以RDL First为基础的高密度扇出型多芯片Fan-out FCBGA，具备大尺寸、2m现款、高密

36、度倒装键合、2-3粒7nm芯片集成等特点 2）2021年突破FO-Interposer MCM的chiplet封装技术，并进入量产 3）2022年突破2.5D Si Interposer MEM的大尺寸FCBGA技术，并进入小批量量产，同年成为中国大陆首家加入UCIe产业联盟的封测厂商 已量产 华天科技 已具备chiplet封装技术平台，并已量产 已量产 晶方科技 晶圆级TSV技术是chiplet技术重要组成部分，晶方科技在研究该技术方向 技术积累阶段 大港股份 控股孙公司苏州科阳主要从事TSV晶圆级封装业务，截至22年11月未涉及Chiplet相关业务 技术积累阶段 国产封测龙头，在国产封测

37、龙头，在ChipletChiplet领域已实现技术布局：领域已实现技术布局：通富微电通富微电已为AMD大规模量产Chiplet产品；长电科技长电科技早在2018年即布局Chiplet相关技术，2022年成为中国大陆首家加入UCIe产业联盟的封测厂商；公司已通过国内外多家生产型子公司为海内外多家不同客户规模量产Chiplet产品；华天科技华天科技Chiplet技术已实现量产，其他中小封测厂商已有在TSV等Chiplet前期技术上的积累。图表：国产封测厂商在图表：国产封测厂商在ChipletChiplet方面的布局方面的布局 来源：各家官网，互动易平台，中泰证券研究所 3.5封测：国产龙头已量产C

38、hiplet 21 3.6ABF载板：Chiplet材料国产化空间广 图表：图表：20年全球年全球ABFABF载板空间（单位：亿美元）载板空间（单位：亿美元）来源：QYResearch，中泰证券研究所 0%5%10%15%20%25%30%35%40%0070空间 YoY图表：图表：20年全球年全球ABFABF载板竞争格局载板竞争格局 24%23%22%22%20%5%6%7%9%11%16%14%14%13%11%20%20%19%19%17%11%11%12%11%11%11%15%16%16%20%7%6%

39、5%4%3%6%5%5%6%7%0%20%40%60%80%100%200222023E欣兴（台）景硕（台）南电（台）Ibiden（日）Shinko（日）AT&S（奥）Semco（韩）其他 来源：半导体行业观察公众号，中泰证券研究所 ChipletChiplet高增带动高增带动ABFABF载板需求提升：载板需求提升：ChipletChiplet芯片高算力特性，更适合于芯片高算力特性，更适合于ABFABF载板应用载板应用。依据材料，可将IC载板分为BT 载板和ABF载板。相较于BT载板，ABF材料可做线路较细、适合针脚数更多的高讯息传输IC，主要用于CPU、GPU、FPGA

40、、ASIC等高算力芯片。20282028年全球年全球ABFABF载板市场有望达载板市场有望达6565亿美元亿美元。随着HPC发展和Chiplet渗透，ABF载板市场迎来快速增长。据QYResearch，2023年全球ABF载板市场有望达50亿美元，至2028年有望增至65亿美元。中国台湾、日本企业占据全球中国台湾、日本企业占据全球7 7成份额，国产化空间广阔成份额，国产化空间广阔。据半导体行业观察，中国台湾的欣兴、景硕、南电和日本的Ibiden、Shinko共占据全球ABF载板市场近70%份额。中国大陆厂商面临广阔替代空间。22 3.6ABF载板：Chiplet材料国产化空间广 国产厂商陆续布

41、局，有望充分受益国产厂商陆续布局，有望充分受益ChipletChiplet浪潮下的浪潮下的ABFABF国产化：国产化：兴森科技：兴森科技：ABF载板是战略方向。公司拟在广州投资约60亿元建设FCBGA封装基板生产和研发基地项目，分两期建设月产能为2000万颗的FCBGA封装基板智能化工厂。广州项目计划2023年底进入试产。深南电路：深南电路：2021年成立子公司广州广芯，计划投入约人民币60亿元，计划达成FCBGA载板年产能2亿颗；据公司2022年9月30日公告，使用ABF材料的FC-BGA封装基板处于样品研发阶段。来源：半导行业观察公众号 23 3.7测试：Chiplet倍增CP测试需求 C

42、hipletChiplet倍增倍增CPCP测试需求。测试需求。Chiplet需要对每一颗Chiplet die进行封装前的CP测试（circuit probing），否则封装后任一颗die失效，将会使整个芯片组失效，成本代价高。相比于单芯片SoC测试，Chipet对芯片的CP测试需求按照小芯片数量成倍增加，进而拉动了对测试服务、测试机的需求。国产第三方测试厂商有望受益国产第三方测试厂商有望受益：伟测科技（产能高增的国产第三方测试龙头）、利扬芯片（老牌国产测试龙头）、华岭股份（立足长三角的国产测试龙头）。国产测试机厂商有望受益国产测试机厂商有望受益：长川科技（国产数字测试机龙头）、华峰测控（国产

43、模拟测试机龙头）、联动科技（功率测试能力突出）。图表：图表：ChipletChiplet小芯片测试需求成倍增加小芯片测试需求成倍增加 来源：小仙悠悠公众号，中泰证券研究所 DRAM CPU SRAM Interposer CP 测试 CP 测试 CP 测试 CP 测试 封装 FT SLT IC设计 晶圆制造 前道 后道 Final test System Level Test Circuit Probing test 24 3.8建议关注 建议关注：建议关注：设备：设备：长川科技（测试机）、华海清科（Chip减薄抛光）、华峰测控（测试机）；封测：封测：通富微电（封装环节受益标的）、长电科技（C

44、hiplet已放量）、伟测科技（第三方测试龙头）；设计设计：芯原股份（国产IP授权龙头）；板材板材：兴森科技（国产ABF板领军者）、深南电路（ABF板布局较早）；25 风险提示 Chiplet渗透不及预期；美国制裁加剧；国内Chiplet相关技术突破不及预期；研究报告中使用的公开资料可能存在信息滞后或更新不及时的风险。26 重要声明重要声明 中泰证券股份有限公司（以下简称“本公司”）具有中国证券监督管理委员会许可的证券投资咨询业务资格。本报告仅供本公司的客户使用。本公司不会因接收人收到本报告而视其为客户。本报告基于本公司及其研究人员认为可信的公开资料或实地调研资料，反映了作者的研究观点，力求独

45、立、客观和公正，结论不受任何第三方的授意或影响。本公司力求但不保证这些信息的准确性和完整性，且本报告中的资料、意见、预测均反映报告初次公开发布时的判断，可能会随时调整。本公司对本报告所含信息可在不发出通知的情形下做出修改，投资者应当自行关注相应的更新或修改。本报告所载的资料、工具、意见、信息及推测只提供给客户作参考之用，不构成任何投资、法律、会计或税务的最终操作建议，本公司不就报告中的内容对最终操作建议做出任何担保。本报告中所指的投资及服务可能不适合个别客户，不构成客户私人咨询建议。市场有风险，投资需谨慎。在任何情况下，本公司不对任何人因使用本报告中的任何内容所引致的任何损失负任何责任。投资者应注意，在法律允许的情况下，本公司及其本公司的关联机构可能会持有报告中涉及的公司所发行的证券并进行交易，并可能为这些公司正在提供或争取提供投资银行、财务顾问和金融产品等各种金融服务。本公司及其本公司的关联机构或个人可能在本报告公开发布之前已经使用或了解其中的信息。本报告版权归“中泰证券股份有限公司”所有。事先未经本公司书面授权，任何机构和个人，不得对本报告进行任何形式的翻版、发布、复制、转载、刊登、篡改，且不得对本报告进行有悖原意的删节或修改。