《机械行业:先进封装不断演进设备厂商迎来新机遇-231229(52页).pdf》由会员分享,可在线阅读,更多相关《机械行业:先进封装不断演进设备厂商迎来新机遇-231229(52页).pdf(52页珍藏版)》请在三个皮匠报告上搜索。
1、敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所证券研究报告证券研究报告先进封装不断演进,设备厂商迎来新机遇先进封装不断演进,设备厂商迎来新机遇华安机械华安机械张帆张帆S00S00徒月婷徒月婷S00S0020232023年年1212月月2929日日敬请参阅末页重要声明及评级说明证券研究报告目录目录一、先进封装市场空间广阔一、先进封装市场空间广阔二、先进封装的平台化技术二、先进封装的平台化技术三、典型先进封装产品三、典型先进封装产品四、先进封装设备梳理四、先进封装设备梳理kV9UqVgX
2、NA9UnXeXyWpNsQtR8OcM8OoMnNnPtPfQrRmNjMrRmOaQpOqRMYmPmMMYoNsN敬请参阅末页重要声明及评级说明证券研究报告一、先进封装市场空间广阔一、先进封装市场空间广阔敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所41.11.1先进封装:高效集成,降低成本先进封装:高效集成,降低成本先进封装一般指将不同系统集成到同一封装内以实现更高效系统效率的封装技术先进封装一般指将不同系统集成到同一封装内以实现更高效系统效率的封装技术,是对应于先进晶圆制程而衍生出来的概念,换言之,只要该封装技术能够实现芯片整体性能(包括传输速度、运算速度等)
3、的提升,就可以视为是先进封装。通过先进封装可以相对轻松地实现芯片的高密度集成通过先进封装可以相对轻松地实现芯片的高密度集成、体积的微型化和更低的成本体积的微型化和更低的成本。先进封装在提高芯片集成度提高芯片集成度、缩短芯片距缩短芯片距离离、加快芯片间电气连接速度以及性能优化加快芯片间电气连接速度以及性能优化的过程中扮演了更重要角色。正成为助力系统性能持续提升的重要保障,并满足“轻、薄、短、小”和系统集成化的需求。摩尔定律的延伸受到物理极限摩尔定律的延伸受到物理极限、巨额资金投入等多重压力巨额资金投入等多重压力,迫切需要别开蹊径推动技术进步迫切需要别开蹊径推动技术进步。据IBS统计,在达到28n
4、m制程节点以后,如果继续缩小制程节点,每百万门晶体管的制造成本不降反升。先进封装处于晶圆制造(“前道”)和芯片封测(“后道”)之间,被称为“中道中道”,包括重布线(RDL)、凸块制作(Bumping)及硅通孔(TSV)等工艺技术,涉及与晶圆制造相似的光刻、显影、刻蚀、剥离等工序步骤。资料来源:IBS,华安证券研究所整理芯片设计芯片设计芯片设计晶圆制造芯片封测芯片设计代表企业:代表企业:高通英伟达AMD代表企业:代表企业:TSMCUMCSMIC华虹代表企业:代表企业:日月光矽品长电科技Amkor前道后道中道:先进封装芯片每百万门制造成本随制程节点变化趋势芯片每百万门制造成本随制程节点变化趋势$4
5、.01$2.82$1.94$1.30$1.42$1.43$1.45$1.52$0.00$0.50$1.00$1.50$2.00$2.50$3.00$3.50$4.00$4.5090nm65nm45/50nm28nm20nm16/14nm10nm7nmCostper100Mgates资料来源:克洛智动工程,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所5与设计和晶圆制造相比与设计和晶圆制造相比,封装行业进入壁垒较低封装行业进入壁垒较低。因此在中国集成电路发展早期,众多企业选择以封测环节作为切入口,并不断加强对海内外企业并购动作,以持续扩大公司规模。目前封
6、测已成为中国大陆半导体产业链中竞争力最强的环节。传统封装过程如下:传统封装过程如下:将晶圆切割为晶粒(Die)后,使晶粒贴合到相应的基板架的小岛(LeadframePad)上,再利用导线将晶片的接合焊盘与基板的引脚相连(WireBond),实现电气连接,最后用外壳加以保护(Mold,或Encapsulation)。典型封装方式有DIP、SOP、TSOP、QFP等。传统封装的封装效率(裸芯面积/基板面积)较低,存在很大改良的空间。先进封装主要种类有:先进封装主要种类有:倒装(FlipChip),凸块(Bumping),晶圆级封装(Waferlevelpackage),2.5D封装(interpo
7、ser,RDL等),3D封装(TSV)等封装技术。先进封装在诞生之初只有WLP,2.5D封装和3D封装几种选择,近年来,先进封装的发展呈爆炸式向各个方向发展。先进封装技术于上世纪90年代出现,通过以点带线的方式实现电气互联,实现更高密度的集成,大大减小了对面积的浪费。部分先进封装工艺示意图(按技术种类分类)部分先进封装工艺示意图(按技术种类分类)1.11.1先进封装先进封装VSVS传统封装传统封装方向方向传统封装(倒装传统封装(倒装为例)为例)先进封装(先进封装(Fan-outWLP和和2.5D/3D为例)为例)Fan-outWLP2.5D/3D系统内存带宽系统内存带宽低中高芯片能耗比芯片能耗
8、比低高高芯片厚度芯片厚度高低中芯片发热芯片发热中低高封装成本封装成本低中高性能性能低中高形态形态平面、芯片之间缺乏高速互联多芯片、异质集成、芯片之间高速互联2.5D封装3D封装Fan-out晶圆级封装晶圆级封装传统封装和先进封装功能对比传统封装和先进封装功能对比资料来源:电子发烧友,维基百科,华安证券研究所整理资料来源:智芯仿真,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所6大功耗、高算力的场景,先进封装大功耗、高算力的场景,先进封装/ChipletChiplet有应用价值。有应用价值。芯片面积越大,工艺良率越低,在实际制造中得到的单颗芯片的制造成本
9、就越高,因此,在先进制程不可获得的背景下,降制程而通过芯片堆叠的方式,可以一定程度减少算力劣势,但是因为堆叠更多芯片,需要更大的IC载板、更多的Chiplet小芯片、更多的封装材料,也导致因为制程落后带来的功耗增大、体积/面积增加、成本的增加。1.11.1先进封装先进封装VSVS先进制程先进制程方向方向传统制程传统制程先进封装先进封装提升芯片性能方式缩小单个晶体管特征尺寸,在同等芯片面积(Diesize)水平下,提升晶体管集成度(同等设计框架,芯片性能/算力与晶体管数目正相关)从系统效率提升的角度,一是让CPU更靠近Memory,让“算”更靠近“存”,提升每一次计算的算存效率。二是让单个芯片封
10、装内集成更多的元件:信号传输速度排序,WaferICsubstratePCB,元件在芯片内部的通讯效率比在板级上更高,从系统层面提升芯片性能。芯片轻薄化先进制程能够在算力和晶体管数目不变时,通过缩小单个晶体管特征尺寸,实现芯片面积(Diesize)缩小因为封装对晶体管尺寸无微缩的能力,只能通过更精细的材料、更致密的结构来实现轻薄化。先进制程和先进封装对比先进制程和先进封装对比资料来源:集贤网,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所71.11.1先进封装发展历程先进封装发展历程阶段阶段时间时间封装类型封装类型具体封装形式具体封装形式第一阶段第一阶
11、段20世纪70年代以前传统封装通孔插装型封装晶体管封装(TO)、陶瓷双列直插封装(CDIP)、塑料双列直插封装(PDIP)第二阶段第二阶段20世纪80年代以后表面贴装型封装塑料有引线片式载体封装(PLCC)、塑料四边形扁平封装(PQFP)、小外形表面封装(SOP)等第三阶段第三阶段20世纪90年代球栅阵列封装(BGA)塑料焊球陈列封装(PBGA)、陶瓷焊球陈列封装(CBGA)、带散热器焊球陈列封装(EBGA)、倒装芯片焊球陈列封装(FCBGA)先进封装晶圆级封装(WLP)芯片级封装(CSP)引线框架CSP封装、柔性插入板CSP封装、刚性插入板CSP封装、圆片级CSP封装第四阶段第四阶段20世纪
12、末多芯片组封装(MCM)多层陶瓷基板(MCM-C)、多层薄膜基板(MCM-D)、多层印刷板(MCM-L)系统级封装(SiP)、三维立体封装(3D)、芯片上制作凸点(Bumping)第五阶段第五阶段21世纪前10年开始微电子机械系统封装(MEMS)、晶圆级系统封装-硅通孔(TSV)、倒装焊封装(FC)、表面活化室温连接(SAB)、扇出型集成电路封装(Fan-out)、扇入型集成电路封装(Fan-in)封装技术起源于封装技术起源于19701970s,s,先进封装在先进封装在19901990s s崭露头角崭露头角。其中通孔插装型、表面贴装型、球栅阵列型封装一般被认为是传统封装,晶圆级封装、2.5D/
13、3D封装技术等为先进封装。传统封装的基本连接系统主要采用引线键合工艺,先进封装指主要以凸点(Bumping)方式实现电气连接的多种封装方式,旨在实现更多I/O、更加集成两大功能。芯片封装发展历程及形式芯片封装发展历程及形式资料来源:资产信息网,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所81.21.2先进封装下游应用场景催化先进封装下游应用场景催化 随着5G、物联网、高性能运算、智能驾驶、AR/VR等前沿技术的飞速发展,对高端芯片的需求呈现出持续增长的态势。这些高端芯片的大量应用都依赖于先进封装技术,在此背景下先进封装的成长性显著优于传统封装,先进封
14、装在整个半导体封测市场中的比重将持续上升。长远来看,随着终端应用的不断升级以及对芯片封装性能要求的提升,先进封装在AI、HPC、数据中心、CIS、MEMS传感器等领域也将迎来广阔的增量空间。资料来源:JWInsights,华安证券研究所整理应用领域应用领域CPU/GPUAPUDPUMUCASICFPGA储存储存传感器传感器模拟模拟光电子光电子人工智能人工智能FC,2.5D/3D,FO,SiPFC,FO,EDFC,WB,QFN,WLCSPFC,FOFC,2.5D/3D,FOFC,3D,WB,QFN,WLCSP,SiP智能驾驶智能驾驶FC,FO,WB,QFN,WLCSP,SiPFC,FO,WB,Q
15、FN,ED,SiPAR/VRHPCFC,FO,EDFC,2.5D/3D,FOFC,2.5D/3D.WB.SiPIoTFC,WB,QFN,WLCSPFC,FO,WB,QFN,WLCSP,SiPFC,FO,WB,QFM,ED,SiP5GFC,2.5D/3D,FO,SiPFC,FO,EDFC,2.5D/3D.WB.SiP手机通信手机通信FC,FO,WB,QFN,WLCSP,SiP区块链区块链FC,2.5D/3D,FOFC,2.5D/3D,FO终端应用对先进封装的需求终端应用对先进封装的需求敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所91.21.2先进封装市场空间广阔先进封装
16、市场空间广阔据YoleGroup,全球先进封装市场规模将由2022年的443亿美元,增长到2028年的786亿美元,年复合成长率(CAGR)为10%。而其中,2.5D/3D先进封装市场收入规模年复合增长率近40%,在先进封装多个细分领域中位列第一。根据Frost&Sullivan数据,中国大陆封测市场2022年507.5亿元,我们结合Yole数据测算占世界比例16%。中国大陆封测市场预计将保持增长,在2025年达到3,551.9亿元的市场规模,其中先进封装将以4年29.91%的复合增长率持续高速发展,在2025年达到1,136.6亿元,占中国大陆封测市场比重将达到32.00%,增速远高于传统封
17、装。资料来源:Yole,华安证券研究所整理20年全球先进封装市场规模(十亿美元)年全球先进封装市场规模(十亿美元)20162016-2025E2025E中国大陆封测市场规模(销售口径)中国大陆封测市场规模(销售口径)资料来源:Frost&Sullivan,汇成股份公告,华安证券研究所整理187.7207.9263.3293.7351.3399507.5700.48881136.622.22%14.79%6.50%4.97%4.77%2.26%1.41%2.39%0.60%10.76%26.65%11.55%19.61%13.58%27.19%38.01%26.78
18、%28.00%0%5%10%15%20%25%30%35%40%0500025003000350040002001920202021E 2022E 2023E 2024E 2025E传统封装(亿元)先进封装(亿元)传统封装增长率(%)先进封装增长率(%)敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所101.21.2先进封装市场空间广阔先进封装市场空间广阔根据Frost&Sullivan对国内封装市场的预测及以下假设:1)根据YOLE的2021年前十大先进封装资本开支的半导体厂商数据,选取其中国内封测厂的2021年的先进封装资本
19、开支/先进封装营收均值22%,作为先进封装资本开支占比;2)设备在资本开支中的占比为70%;3)先进封装国产化率假设从2021年的10%增长至2025年的20%进行国产设备空间测算。得到结论:20252025年国内先进封装设备市场空间达年国内先进封装设备市场空间达172172.1 1亿元亿元,20年先进封装设备市场空间年先进封装设备市场空间CAGRCAGR为为3030%。资料来源:Frost&Sullivan,华安证券研究所整理20年国内先进封装设备空间测算年国内先进封装设备空间测算2021E2022E2023E2024E2025E传
20、统封装(亿元)2,261.1 2,312.1 2,344.8 2,400.9 2,415.3 先进封装(亿元)399.0 507.5 700.4 888.0 1,136.6 中国大陆市场(亿元)2,660.1 2,819.6 3,045.2 3,288.9 3,551.9 先进封装市场占比15%18%23%27%32%先进封装资本开支占比22%22%22%22%22%资本开支(亿元)86.3 109.8 151.5 192.1 245.9 设备占比70%70%70%70%70%设备空间(亿元)60.4 76.9 106.1 134.5 172.1 yoy27.19%38.01%26.78%28
21、.00%敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所111.31.3先进封装玩家众多先进封装玩家众多封装传统上属于OSAT和IDM的领域,如今开始涌入来自不同商业模式的玩家,包括晶圆代工厂、设计厂商等纷纷积极布局先进封装技术。资料来源:杭氧股份公司公告,华安证券研究所整理资料来源:杭氧股份公司公告,华安证券研究所整理类别类别厂商厂商地区地区先进封装产品路线先进封装产品路线布局布局&以后的布局以后的布局IDM英特尔美国扇出型封装(INFO)二年前宣布投资35亿美元扩充新墨西哥州的先进封装产能,至今仍进行中。在马来西亚投资新厂预定2024年底或2025年正式激活。英特尔预
22、估2025年先进3D封测产能,将比2023年扩张达四倍的规模。通过EMIB方式,KBL-G平台将英特尔酷睿处理器与AMD Radeon RX Vega M GPU整合在一起,同时具备了英特尔处理器强大的计算能力与AMD GPU出色的图形能力。首款Foveros 3D堆迭设计的主板芯片LakeField,它集成了10nm Ice Lake处理器以及22nm核心,具备完整的PC功能,体积小。Foveros已经在Lakefield芯片上应用,集成了10nm CPU、22nm IO核心。嵌入式多芯片互连桥封装(Co-EMIB)3D逻辑晶圆堆叠封装(Foveros)全方位互连技术封装(FoverosOm
23、ni)美光美国HBMHBM3Gen2产品;除了加速部署美光领先的DRAM技术外,台中四厂还将在日本和中国台湾地区扩大1-beta工艺和HBM3E产能。三星韩国I-Cube2.5D封装2021年5月,宣布下一代2.5D封装技术Interposer-Cube4(I-Cube4)即将面世,可将一个或多个Logic Chip和多个高带宽内存芯片(HBM)使用硅中介层,从而使多个芯片排列封装在一个芯片里。2021年11月,又推出了全新2.5D封装解决方案H-Cube(Hybrid Substrate Cube,混合基板封装),专用于需要高性能和大面积封装技术的HPC、人工智能、数据中心和网络产品等领域。
24、X-Cube已经在自家的7nm和5nm制程上面通过了验证,计划和无晶圆厂的芯片设计公司继续合作,推进3D封装工艺在下一代高性能应用中的部署。于2022年12月成立了先进封装(AVP)团队,致力于开发下一代2.5D和3D高级封装解决方案,包括RDL3(重布线层)、SiInterposer(硅中介层)/Bridge4(硅桥接)和TSV5(硅通孔)等堆叠技术,为客户提供高性能和低功耗解决方案的一站式服务。三星计划在明年推出全新的“SANIT”品牌的3D先进封装技术,SAINT技术包括SAINTS(SRAM内存与CPU的垂直堆叠)、SAINTD(核心IP的封装)和SAINTl(定制的应用程序处理器)。
25、HBM市场份额第二大,第四代HBM(HBM3)以及封装服务已经通过AMD品质测试。AMD的Instinct MI300系列AI芯片计划采用三星HBM3及封装服务。X-Cube3DIC封装扇出型面板级封装(FOPLP)扇出型晶圆级封装(FOWLP)SK海力士韩国扇出型晶圆级封装(FOWLP)SK海力士准备在下一代DRAM中应用2.5D扇出(2.5Dfan-out)封装技术,最快将在2024年发布相关方案;SK海力士是HBM方案的强有力推动者,SK海力士最早将在2026年量产第六代HBM,即HBM4,其将拥有12层或16层DRAM。SK海力士还透露,将把下一代后处理技术“混合键合”应用于HBM4产
26、品。倒装芯片封装(FCiP)穿透式硅通道(TSV)封装FBGA封装晶圆代工台积电台湾系统级集成芯片封装(SoIC)CoWoS技术于2011年推出,2013年便在赛灵思 28nm 的 FPGA 上量产,之后随着 AI 的发展被大量采用,包括英伟达的 GP100、谷歌的 TPU 2.0 等;台积电的InFO 技术于 2014 年投入研发,2016 年台积电利用该技术获得了苹果 APU(A10)订单,InFO 成为台积电独占苹果A系列处理器订单的关键;台积电的SoIC技术已经在竹南六厂(AP6)进入量产,月产能近2000片,AMD是其首发客户,最新的MI300采用了 SoIC搭配CoWoS封装的方案
27、。23年6月,苹果新款Mac Pro换上了M2 Ultra,这颗苹果有史以来面积最大的SoC,由两颗M2 Max芯片“缝合”而成,用的是台积电的先进封装技术UltraFusion。英伟达在A100及H100等相关AI Server需求带动下对CoWoS需求变大。基板上晶圆芯片封装(CoWoS)多晶圆堆叠封装技术(WoW)联华电子台湾晶圆级封装(WLP)联华电子为全球顶尖封装厂合作,搭建了完整的2.5DTSI硅中介层晶圆封装供应链。同时,公司拥有丰富的晶圆凸块、打线、堆叠式晶片、晶圆级等封装专业一站式服务经验,并提供认证合格的2.5D、3DIC和扇出型晶圆级封装解决方案,以满足先进封装的需求。联
28、电与华邦、智原、日月光、益华电脑等公司合作,成立了W2W以及3DIC先进封装平台,协助客户加速3D封装产品的生产,计划2024年投入运营。3DIC封装2.5DTSI封装打线封装(WireBonding)层叠式封装(PoP)封测厂Amkor安靠科技美国系统级封装(SiP)Amkor目前提供超过1,000种不同的封装格式和尺寸。公司在封装领域不断创新,通过研发团队和300多名专业技术人员,深研于设计和开发各种封装技术,主要为硅通孔(TSV)、系统级封装(SiP)、堆叠晶粒、晶圆级、MEMS、铜焊线、铜柱等技术的发展,采用倒装芯片和3D解决方案来改善互连。未来,Amkor计划在美国亚利桑那州皮奥里亚
29、投资约20亿美元建设先进的封装和测试设施,致力于成为美国最大的外包先进封装工厂。晶圆级封装(WLP)倒装芯片封装(FCiP)硅晶圆集成扇出型封装(SWIFT)ASE日月光台湾FOSiP封装日月光拥有垂直互连整合的封装解决方案,能协助客户在单个封装集成多颗晶片,可将不同的组件集成在一个硅片上,以实现更小,更紧凑的系统结构。同时日月光推出了VIPack先进封装平台,VIPack拥有多种具顶端的子封装平台以及ABF的替代解决方案,可以为大多数市场应用提供解决方案。VIPack可扩展最先进的封装技术蓝图,并且具有显著的成本效益和性能优势。目前日月光在高效能运算(HPC)和AI领域已布局多项封装技术。F
30、OCoS-Bridge封装2.5D/3D封装光电共封装(Co-PackagedOptics)力成科技PTI台湾晶圆级封装(WLP)力成科技作为全球积体电路的封装测试服务厂商,积极开发先进封测及异质产品整合技术,包含覆晶封装、系统级封装、晶圆级封装、CMOS影响感测器、2.5D/3DTSV及扇出型面板级封装等技术。力成不断深研CoWoS等封装技术,明年中力成也将拥有高频宽记忆体(HBM)先进封装能力,有助力成布局人工智慧(AI)等高阶封装应用。倒装芯片封装(FCiP)BGA封装引脚框架封装(Leadframe)系统级封装(SiP)IC半导体设计英伟达美国台积电是晶圆代工和封装的主要外包A100基
31、于NVIDIA的Ampere架构,是NVIDIA第一款专为数据中心设计的大型GPU。H100基于NVIDIA的Hopper架构,是NVIDIA推出的最新一代数据中心GPU。H100主要由三个部分构成:中心的H100裸片两侧各有三个HBM堆栈,最外层则是台积电的2.5DCoWoS封装框。AMD美国AMD3DV-Cache2022年,AMD首创了V-Cache技术,它通过使用芯片到晶圆混合键合将缓存芯片连接到处理器来使用额外的缓存,这种技术允许高速缓存的垂直堆叠,以改进互连、减少键合间距并加快处理器内核对高速缓存的访问。AMD的MI210组件将芯片集成在扇出高架桥接(fan-outelevated
32、bridgetechnology)技术中,其中多个桥接芯片将处理器裸片连接到HBM内存;AMD2023/12推出的两颗芯片都采用了“3.5D封装“的技术生产,其中,MI 300X芯片适用于各种各样生成式AI应用场景,MI 300A则更适用于用在HPC应用和数据中心上。资料来源:各公司公告&官网,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所121.31.3中国大陆厂商积极布局先进封装中国大陆厂商积极布局先进封装产业类别厂商地区先进封装产品路线布局&以后的布局晶圆代工厂(集成电路晶圆代工为主,封测外包)中芯国际中国上海封测外包主要合作伙伴:长电科技,盛合
33、晶微,矽品精密工业,日月新,安测半导体等除集成电路晶圆代工外,公司亦致力于打造平台式的生态服务模式,促进集成电路产业链一站式服务。在封装方面,公司与世界各大顶尖封测厂合作,长电科技提供微系统集成的封装测试,绍兴中芯集成电路制造股份有限公司提供特色工艺集成电路芯片和模块封装的代工生产制造服务。晶圆代工厂&封测厂(中段硅片制造和封测服务)盛合晶微中国江苏晶圆级芯片封装(WLCSP)盛合晶微是以集成电路前段芯片制造体系和标准,采用独立专业代工模式服务全球客户的中段硅片制造企业,并进一步发展先进的三维系统集成芯片业务。公司自主创新的SmartPoser技术平台衍生出的3D先进封装结构,具有高密度RDL
34、和TIV特性,可实现高密度互连,并为各种应用如移动、高性能计算等提供高性能封装方案。穿透式硅通道(TSV)封装封测厂通富微电中国江苏扇出型封装(INFO)公司持续开展以超大尺寸F0及2.5D技术为代表的新技术,新产品研发。在2023年,由于5g高端手机对芯片需求的提升,公司借助成熟的系统级(SiP)封装技术和高端引线互联封装技术快速实现大量芯片封装国产化。公司将面向高端处理器等产品大力投资2.5D/3D等先进封装研发积极拉通chiplet市场化应用,提前布局更高品质,更高性能,更先进的封装平台,扩展先进封装产业版图。公司已经建立起国内顶级的2.5D/3D封装平台和超大尺寸FCBGA研发平台,为
35、客户提供晶圆级和基板级Chiplet封测解决方案,是AMD最大的封装测试供应商。晶圆级封装(WLP)倒装芯片封装(FCiP)系统级封装(SiP)汇成股份中国安徽玻璃覆晶封装(COG)汇成股份正不断拓宽封测芯片的应用领域,公司所掌握的凸块制造技术(Bumping)是高端先进封装的代表性技术之一,它大幅提高了芯片封装的集成度、缩小了模组体积。基于客户需求,公司布局Fan-out、2.5D/3D、SiP等高端先进封装技术,持续进行研发投入。公司将积极扩充12吋大尺寸晶圆的先进封装测试服务能力,保持行业及产品的领先地位,以及拓展CMOS影像传感器、车载电子等新兴产品领域。卷带式覆晶封装(COF)华天科
36、技中国甘肃引脚框架封装(Leadframe)目前公司已掌握了SiP、FC、TSV、Bumping、Fan-Out、WLP、3D等集成电路先进封装技术。公司不断创新推进2.5D等先进封装技术研发,完成BDMP、HBPOP等封装技术开发和高散热FCBGA(铟片)工艺开发,不断拓展车规级产品类型。倒装芯片封装(FCiP)系统级封装(SiP)凸块封装晶圆级封装(WLP)长电科技中国江苏晶圆级封装(WLP)22年先进封装产品销量占比达35%,收入占比达2/3。当前公司先进技术方面覆盖SiP、WL-CSP、FC、eWLB、PiP、PoP及XDFOI等系列,公司先进封装技术包括FC、TSV、SiP、2.5D
37、/3D、晶圆级等产品,为国内先进封装最突出的厂商之一。集成无源器件(IPD)穿透式硅通道(TSV)封装甬矽电子中国浙江Bumping&WLP封装公司全部产品均为中高端先进封装形式,封装产品主要包括“高密度细间距凸点倒装产品(FC 类产品)、系统级封装产品(SiP)、扁平无引脚封装产品(QFN/DFN)、微机电系统传感器(MEMS)”4 大类别,下辖 9种主要封装形式,共计超过1,900 个量产品种。BGA封装QFN/QFP引线封装MEMS/Optical传感器封装倒装芯片(Flip chip)SiP系统级封装 2022年3月,由英特尔、AMD、台积电等国际厂商牵头的UCIe联盟成立,其定义了封
38、装内Chiplet之间的互连,以实现Chiplet在封装级别的普遍互连和开放的Chiplet生态系统,目前已经有多家本土厂商加入(如长电科技、芯原股份等),通过与国际先进厂商合作,将有助于本土厂商技术提升和产品迭代。同时,华为等国内领先技术公司也都在布局Chiplet先进封装技术。资料来源:各公司公告&官网,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所二、先进封装的平台化技术二、先进封装的平台化技术敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所2.1先进封装技术与产品发展相辅相成先进封装技术与产品发展相辅相成14资料来源:资产
39、信息网,千际投行,Yole,华安证券研究所整理先进封装的技术与产品设计是相辅相成的,通用型技术进步推动产品发展。先进封装的技术与产品设计是相辅相成的,通用型技术进步推动产品发展。先进封装以缩小尺寸、系统性集成、提高I/O数量、提高散热性能为发展主轴,可以包括单芯片和多芯片,倒装封装以及晶圆级封装被广为使用,再搭配互连技术(TSV,Bump等)的技术能力提升,进一步提升系统的集成度,内外部封装可以搭配组合成不同的高性能封装产品。敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所2.2先进封装重点技术先进封装重点技术-倒装(倒装(Flipchip)倒装(倒装(Flipchip)
40、封装以引线键合(WireBonding)及倒装连接(FlipChipBonding)最为常见。引线键合的连接方式是将芯片的正面朝上,通过引线(通常是金线)将芯片与线路板连接。倒装芯片技术是通过芯片上的凸点直接将元器件朝下互连到基板、载体或者电路板上。倒装连接以结构紧凑,可靠性高在封装行业应用越来越广泛。倒装优点倒装优点:小尺寸:小的IC引脚图形减小了高度和重量。功能增强:增加I/O的数量。I/O不像导线键合处于芯片四周而受到数量的限制。性能增加:短互连距离减小电感、电阻、电容,保证了信号延迟减少、较好的高频率、晶片背面较好的热通道。倒装步骤:倒装步骤:15引线键合倒装结构示意图传统细间距球栅系
41、列(FGBA)倒装信号传输路径资料来源:维基百科,华安证券研究所整理资料来源:电子发烧友,华安证券研究所整理资料来源:电子发烧友,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所2.3先进封装重点技术先进封装重点技术-凸点(凸点(bumping)Bumping工艺工艺Bumping工艺又称凸点工艺(倒装第二步),是WLP(晶圆级封装工艺)过程的关键工序。晶圆凸点对于倒装芯片或板级半导体封装至关重要。凸块是一种先进的晶圆级工艺技术,在将晶圆切割成单个芯片之前,在晶圆上以整个晶圆的形式形成由焊料制成的“凸块”或“球”。这些“凸块”可以由共晶、无铅、高铅材料或
42、晶圆上的铜柱组成,是将芯片和基板互连在一起形成单个封装的基本互连组件。这些凸块不仅提供芯片和基板之间的连接路径,而且在倒装芯片封装的电气、机械和热性能方面发挥着重要作用。16 Bumping工艺流程工艺流程凸点下金属化(UBM)焊料凸点回流形成凸点(Reflow)凸点下金属化凸点下金属化(UBM)在芯片表面金属层上制备芯片凸点时,为了防止封装中的金属及污染离子向芯片表面金属层扩散造成腐蚀或形成硬脆的金属间化合物(IntermetallicCompound,IMC),降低互连系统的可靠性,需要在芯片表面金属层与芯片凸点之间添加凸点下金属化层(UnderBumpMetallurgy,UBM)结构作
43、为过渡层。如图所示,UBM结构包括覆盖在芯片金属层上的粘接层、阻挡层、润湿层和抗氧化层。资料来源:失效分析工程师,华安证券研究所整理资料来源:失效分析工程师,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所2.3先进封装重点技术先进封装重点技术-凸点(凸点(bumping)UBM制作工艺UBM的制作工艺主要分为溅射、蒸镀、化学镀三种,前两者属于物理气相沉积方法,均在真空条件下完成,相对于化学镀成本较高17工艺方法工艺方法方法说明方法说明成本成本溅溅射射物理气相物理气相沉积沉积(PVD)用溅射的方法一层一层地在硅片上沉积薄膜,通过照相平版技术形成UBM图样
44、,然后刻蚀掉不是图样的部分。中蒸蒸镀镀利用掩模,通过蒸镀的方法在硅片上一层一层地沉积。这种选择性的沉积用的掩模可用于对应的凸点的形成之中。高化学镀化学镀采用化学镀的方法在Al焊盘上选择性地镀Ni。常常用锌酸盐工艺对Al表面进行处理。无需真空及图样刻蚀设备,低成本。低化学镀过程举例分析:化学镀过程举例分析:铝焊盘表面有一层氧化物,镀层金属无法粘附在氧化的表面上,因此铝表面要清除氧化物层。在铝的表面沉积一层锌,防止铝发生氧化(铝也会被镀液腐蚀掉,因此需要采用二次镀锌工艺)化学镀镍用作UBM的沉积,金属镍起到连接/扩散阻挡的作用。镍的扩散率非常小,与焊料也几乎不发生反应,适合作共晶焊料的UBM金属镀
45、金,由于金导电性能好,且不易氧化,可增加倒装连接的可靠性资料来源:电子发烧友,华安证券研究所整理资料来源:电子发烧友,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所2.3先进封装重点技术先进封装重点技术-凸点(凸点(bumping)焊料凸点焊料凸点焊料凸点方法有蒸镀焊料凸点、电镀焊料凸点、印刷焊料凸点、钉头焊料凸点、放球凸点、焊料转移凸点等不同工艺,其中电镀焊料及印刷焊料工艺使用较广泛。凸点常用的材料是Pb/Sn合金,因为其回流焊特性好,适合工业化生产。除了常见的Pb/Sn合金,凸点也有Au/Ni合金等凸点材料,为了保证可靠的互连,UBM必须与用于凸点
46、的焊料合金相容。18电镀凸点制作流程电镀凸点制作流程印刷焊料凸点制作流程印刷焊料凸点制作流程现在大量采用的模板印刷方法,通过涂刷器和模板,将焊料涂刷在焊盘上。广泛应用在200um-400um的焊盘间距印刷。对小间距焊盘,由于模板印刷不能均匀分配焊料体积,应用受到限制。影响模板印刷工艺质量因素很多,包括印刷压力、间隙高度、环境控制、重熔温度曲线等参数等。焊料颗粒大小和分布是直接影响焊料凸点均匀的一个重要因素,一般允许的最大颗粒直径为欲填充模板孔径最小宽度的三分之一。在电镀焊料凸点中,形成UBM后,在焊盘上涂覆光刻胶以形成凸点图案。光刻胶可决定电镀凸点的形状和高度,因此在电镀凸点前,要去除光刻胶残
47、渣。在电镀中焊料电镀后,形成的多为凸点蘑菇状。与其他方法相比较,电镀凸点成分及高度控制比较困难,因此多选共晶焊料,如63Sn/37Pb等。电镀后,去除光刻胶,焊料凸点再进行重熔过程,获得球型凸点。资料来源:电子发烧友,华安证券研究所整理资料来源:电子发烧友,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所2.3先进封装重点技术先进封装重点技术-凸点(凸点(bumping)凸点类型凸点类型 C4:最早的FC晶圆C4凸点制造技术是IBM公司开发的蒸镀工艺,C4工艺可以达到较薄封装外形和较高引脚密度的要求,且具有电性能优良以及凸点芯片可返修等优点。此外,C4焊
48、料凸点在熔融过程中的表面张力还可以帮助焊料与金属层进行自对准,在一定程度上降低了对沉积精度及贴片精度的要求,一般C4凸点芯片的焊料回流焊凸点节距可以小至50m。C2:随着IC集成度的提高,芯片凸点需要满足细节距以及极细节距芯片的要求。而C4凸点回流后呈球型,尺寸较大,在节距较小时容易发生短路。因此,需要使用其他技术进行细节距芯片的凸点制作,C2(ChipConnection)技术是其中的主流技术之一。)技术是其中的主流技术之一。C2技术中使用的技术中使用的Cu柱直径不受高度影柱直径不受高度影响,可以实现更细节距凸点的制备。响,可以实现更细节距凸点的制备。电镀过程中不再是电镀焊料而改为电镀Cu。
49、在带焊料帽Cu柱制造过程中,除了电镀Cu还会在Cu柱上再电镀一层厚度较薄的焊料帽。因为Cu的热导率和电阻率都优于焊料,因此与C4技术相比,C2凸点有更好的电性能、热性能和力学性能。但是C2凸点的焊料体积非常小,故C2凸点的自对准性不如C4焊料凸点。19电镀电镀C4C4凸点制作流程凸点制作流程电镀电镀C2C2凸点制作流程凸点制作流程资料来源:失效工程分析师,华安证券研究所整理资料来源:SMT之家,华安证券研究所整理资料来源:失效工程分析师,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所2.4键合方式键合方式20芯片键合技术在半导体制造中占有重要的地位,它
50、为组件间提供了一个可靠的电气和机械连接,使得集成电路能够与其它系统部分进行通信。键合形式主要分为引线键合和凸点键合,键合使用时间可以分为永久键合和临时键合,从界面材料可分为带中间层的胶键合,共晶键合,金属热压键,无中间层的熔融键合和阳极键合等。键合方键合方式式原理原理特点特点应用场景应用场景胶键合胶键合聚合物、旋涂玻璃、抗蚀剂和聚酰亚胺是一些适合用作粘合中间层的材料低温加工、表面平坦化共晶共晶键合键合键合过程中形成的共晶合金作为键合层,共晶合金是在经过液相的过程中在键合界面形成的大批量生产、气密性好排气量低适合真空应用金属热金属热压键合压键合也称TCB键合,加热下压在一起的两个金属表面之间建立
51、了金属键,其实现原子扩散键合,扩散速率取决于原子在晶格之间扩散时所选择的温度和施加的压力。高力均匀性、高量产RF MEMS、发光二极管(LED)、激光二极管以及功率器件熔融熔融键合键合使用氢键来桥接晶圆之间的绝缘膜,室温或大气中进行,随后的退火工艺将低能氢键转化为共价键超光滑表面之间的范德华力相互吸引射频基板、背照式图像传感器等混合混合键合键合是熔合键合技术的发展,它允许嵌入每个晶圆表面的金属焊盘一次全部键合,在空气中预接合绝缘层,并在退火期间通过金属扩散接合进行电连接可同时进行机械和电气连接CMOS 图像传感器、存储器和 3D 片上系统(SoC)阳极阳极键合键合硅晶圆与具有高碱金属氧化物含量
52、的玻璃晶圆的键合,接触并施加电场后被加热时,就会发生键合。达到一定温度后,氧化物解离,碱离子被电场驱动到玻璃中,从而在晶片界面处形成富氧层。电场将氧离子驱入硅表面,从而形成二氧化硅。粘合强度非常高,并且该过程是不可逆的-资料来源:evgroup,华安证券研究所整理(a)熔融键合熔融键合(b)胶合剂键合胶合剂键合(c)金属热压键合金属热压键合(d)混合键合混合键合资料来源:半导体行业观察,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所2.4 键合方式键合方式21 熔融、混合键合发展历程1969年,在500下使用电场将硅晶圆和苏打玻璃晶圆键合在一起,即阳极
53、键合。1986年,IBM和东芝在研究中发现了熔融键合,当硅晶圆被镜面抛光后,即使在室温下不借助其他粘合介质也可通过范德华力互相吸引发生键合,这也是Si-Si直接键合的开端。之后数年里,用于SOI,MEMS以及III-V族化合物的熔融键合技术相继发表。90年代后,使用等离子处理晶圆表面的常温键合+低温退火和高真空下的无需退火的熔融键合技术也相继被开发出来2016年,索尼首次利用Cu-SiO2混合键合生产图像传感器右图长江存储Xtacking是典型的混合键合,通过不同的工艺,先后制作Memory晶圆和CMOS晶圆,在后道制程中构建两者的触点。通过混合键合,这些触点被连接导通,Memory和CMOS
54、就在垂直方向实现了互联,不必TSV资料来源:半导体行业观察,华安证券研究所整理资料来源:半导体行业观察,华安证券研究所整理AMD是第一家推出使用铜混合键合芯片的供应商,这种先进芯片堆叠技术,可实现下一代类似3D的设备和封装。混合键合堆叠和连接芯片使用微型铜到铜互连,提供比现有芯片堆叠互连方案更高的密度和带宽。资料来源:合明科技,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所2.5先进封装重点技术先进封装重点技术-重布线层(重布线层(RDL)重布线层(重布线层(RDL)RDL(ReDistributionLayer)重布线层,起着)重布线层,起着XY平面
55、电气延伸和互联的作用。平面电气延伸和互联的作用。在芯片设计和制造时,IOPad一般分布在芯片的边沿或者四周:IOpad是一个芯片管脚处理模块,即可以将芯片管脚的信号经过处理送给芯片内部,又可以将芯片内部输出的信号经过处理送到芯片管脚。这对于BondWire工艺来说很方便,但对于FlipChip就比较困难了。因此,RDL就尤为关键:在晶元表面沉积金属层和相应的介质层,并形成金属布线,对IO端口进行重新布局,将其布局到新的,占位更为宽松的区域,并形成面阵列排布。22redistributedbumps资料来源:电子发烧友,华安证券研究所整理资料来源:电子发烧友,华安证券研究所整理敬请参阅末页重要声
56、明及评级说明证券研究报告华安证券研究所华安证券研究所2.6先进封装重点技术先进封装重点技术-硅通孔技术硅通孔技术(TSV)硅通孔技术(硅通孔技术(TSV)它是通过在芯片与芯片之间、晶圆和晶圆之间制作垂直导通;它是通过在芯片与芯片之间、晶圆和晶圆之间制作垂直导通;TSV技术通过铜、钨、多晶硅等导电物质的填充,实现硅通孔的垂直电气互联,这项技术是目前唯一的垂直电互联技术,是实现3D先进封装的关键技术之一。TSV技术的优点:技术的优点:高密度集成:通过先进封装,可以大幅度地提高电子元器件集成度,减小封装的几何尺寸和封装重量。满足微电子产品对于多功能和小型化的要求。提高电性能:TSV技术可以大幅度地缩
57、短电互连的长度,很好地解决出现在SOC(二维系统级芯片)技术中的信号延迟等问题,提高电性能。多种功能集成:通过TSV互连的方式,可以把不同的功能芯片集成在一起实现电子元器件的多功能。降低制造成本:目前TSV三维集成技术在工艺上的成本较高,但是可以在元器件的总体水平上降低制造成本。TSV技术的步骤:技术的步骤:形成通孔制作相关特别晶片通孔的金属化TSV键合形成通孔:形成通孔:形成通孔主要有三种技术:形成通孔主要有三种技术:23工艺方法工艺方法方法说明方法说明干法蚀刻干法蚀刻速度快,方向性好,控制性强,最常用方法湿法蚀刻湿法蚀刻快速且廉价地加工,缺点是加工精度略低激光打孔激光打孔速度更快,但因热损
58、伤将精度降低,并未常用TSVTSV封装和叠层封装的对比封装和叠层封装的对比资料来源:智芯仿真,华安证券研究所整理资料来源:智芯仿真,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所2.6先进封装重点技术先进封装重点技术-硅通孔技术硅通孔技术(TSV)制作相关特别晶片如果晶片用于3D封装则需要减薄,以保证形成通孔的孔径与厚度比例在合理范围。若不考虑层堆叠的要求,芯片间的通孔互连技术要求上层芯片的厚度在20-30微米。晶片减薄技术中需要解决磨削过程晶片始终保持平整状态,减薄后不发生翘曲、下垂、表面损伤扩大、晶片破裂等问题。通孔的金属化TSV的通孔金属化,通常
59、是以电镀的方法进行的。但由于硅基板本身基体的导电性较差,不能直接进行电沉淀。所以,其金属化将首先使用PVD沉淀(PhysicalVaporDeposition,物理气相沉淀)出厚度为数个纳米的电子层,使得硅基板有导电性之后,再进行电镀。TSV键合完成通孔金属化和连接端子的晶片之间的互连通常称为TSV键合技术。这种技术采用的工艺有金属-金属键合技术和高分子粘结键合等,而目前以金属-金属键合技术为主要方式,因为这种技术可以同时实现机械和电学的接触界面。例如铜-铜键合在350-4000下施加一定压力并保持一段时间,接着在氮气退火炉中经过一定时间退火而完成TSV键合。24资料来源:电子发烧友,华安证券
60、研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所2.7先进封装重点技术先进封装重点技术-晶圆级封装(晶圆级封装(WLP)晶圆级封装(晶圆级封装(WLP)晶圆级封装(WaferLevelPackaging,缩写WLP)是一种先进的封装技术,因其具有尺寸小、电性能优良、散热好、成本低等优势,近年来发展迅速。不同于传统封装工艺,晶圆级封装是在芯片还在晶圆上的时候就对芯片进行封装,保护层可以黏接在晶圆的顶部或底部,然后连接电路,再将晶圆切成单个芯片。晶圆级封装的优势:晶圆级封装的优势:封装尺寸小:由于没有引线、键合和塑胶工艺,封装无需向芯片外扩展,使得WLP的封装尺寸几
61、乎等于芯片尺寸。高传输速度:与传统金属引线产品相比,WLP一般有较短的连接线路,在高效能要求如高频下,会有较好的表现。高密度连接:WLP可运用数组式连接,芯片和电路板之间连接不限制于芯片四周,提高单位面积的连接密度。生产周期短:WLP从芯片制造到、封装到成品的整个过程中,中间环节大大减少,生产效率高,周期缩短很多。工艺成本低25资料来源:屹立新创,华安证券研究所整理资料来源:芯片半导体实验室,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所2.7先进封装重点技术先进封装重点技术-晶圆级封装(扇入扇出型封装)晶圆级封装(扇入扇出型封装)扇出型(Fan-Ou
62、t)封装,扇入型(Fan-In)封装。扇入型(Fan-In)封装工艺流程大致描述为,整片晶圆芯片进行封装测试,之后再切割成单颗芯片,封装尺寸与芯片尺寸大小相同。扇出型封装一般是指,晶圆级/面板级封装情境下,封装面积与die不一样,且不需要基板的封装,例如FOWLP/FOPLP。随着I/O数量的增加,芯片尺寸无法容纳所有I/O时,扇出型封装由此衍生而来。扇出型封装基于重组技术,芯片被切割完毕后,将芯片重新嵌埋到重组载板(8寸,12寸wafercarrier或者600mmX580mm等大尺寸面板),按照与扇入型封装工艺类似的步骤进行封装测试,然后将重组载板切割为单颗芯片,芯片外的区域为Fan-Ou
63、t区域,允许将球放在芯片区域外。扇入型封装和扇出型封装区别两者最大的差异为扇入型封装和扇出型封装区别两者最大的差异为RDL布线布线,扇入和扇出是指凸点Bump是否超出了裸片Die的面积在扇入型封装中,RDL向内布线,而在扇出型封装中,RDL既可向内又可向外布线,所以扇出型封装可以实现更多的I/O。26扇入扇入/扇出型封装布线示意图扇出型封装布线示意图扇出型封装分为FOWLP和FOPLP两种:FOWLP(Fan-outWaferLevelPackage)是WLP的一种,要将RDL和Bump引出到裸芯片的外围,需要先进行裸芯片晶圆的划片分割,然后将独立的裸芯片重新配置到晶圆工艺中,以此为基础,批量
64、处理、金属化布线互连,形成封装。FOPLP(Fan-outPanelLevelPackage)面板级封装,和FOWLP工艺相似,借鉴了FOWLP的思路和技术,但采用了更大的面板,因此可以量产出数倍于300毫米硅晶圆芯片的封装产品。由于其面板面积远大于晶圆面积,因而可以一次封装更多的产品。相对相对FOWLP,FOPLP具有更大的成本优势具有更大的成本优势。目前,全球各大封装业者包括三星电子、日月光均积极投入到FOPLP制程技术中。资料来源:电子发烧友,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所272.5D2.5D封装原理封装原理3D3D封装原理封装原
65、理2.8 2.5D/3D封装封装2.5D/3D是在同一封装内包含多个是在同一封装内包含多个IC的封装方法的封装方法。在2.5D结构中,两个或多个有源半导体芯片并排放置在硅中介层上,以实现极高的芯片间互连密度。在3D结构中,有源芯片通过芯片堆叠进行集成,以实现最短的互连和最小的封装尺寸。3D封装的代表产品例如台积电SoIC(System-on-Intergrated-chips,系统整合单晶片),英特尔Foveros,三星X-Cube,是一种创新的多芯片堆栈技术,晶圆对晶圆(wafer-on-wafer)的结合技术,此结构没有突起的键合结构,采用TSV技术,拥有更好的运作性能。3D封装和2.5D
66、封装的主要区别在于:2.5D封装是在Interposer上进行布线和打孔,而3D封装是直接在芯片上打孔和布线,电气连接上下层芯片。3D集成目前在很大程度上特指通过3DTSV的集成。3D封装的物理结构是所有芯片及无源器件都位于XY平面之上且芯片相互叠合,XY平面之上设有贯穿芯片TSV,XY平面之下设有基板布线及过孔。电气连接为芯片采用TSV与RDL直接电连接。资料来源:ResearchGate,华安证券研究所整理2.5D封装,主要的概念是将处理器、记忆体或是其他的芯片,并列排在硅中介板(SiliconInterposer)上,先经由微凸块(MicroBump)连结,让硅中介板之内金属线可连接不同
67、芯片的电子讯号;接着再透过硅穿孔(TSV)来连结下方的金属凸块(SolderBump),再经由导线载板连结外部金属球,实现芯片、芯片与封装基板之间更紧密的互连。3D封装的原理是在芯片制作电晶体(CMOS)结构,并且直接使用硅穿孔来连结上下不同芯片的电子讯号,以直接将记忆体或其他芯片垂直堆叠在上面。此项封装最大的技术挑战是,要在芯片内直接制作硅穿孔困难度极高。优点优点:尺寸减小:单个封装内垂直堆叠半导体元件,减少物理空间。减轻重量:减轻电子系统的重量。垂直堆叠实现紧凑结构降低设备的整体重量。电源效率:具有双重影响。首先,组件的垂直堆叠通常会导致互连长度较短。数据传输距离的缩短可以降低信号损失并降
68、低功耗。其次,片外通信的减少进一步提高了功效。由于组件紧密集成在3D封装内,芯片之间对能源密集型数据传输的需求减少,从而实现整体节能。优点优点:2.5D封装的中介层可在成熟的低损耗封装结构中实现高密度互连,提供更高效的散热和更快的处理速度。资料来源:ResearchGate,华安证券研究所整理资料来源:爱彼电路,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所三、典型先进封装产品三、典型先进封装产品敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所29先进封装产品多样,关注前沿领域先进封装产品多样,关注前沿领域20212021-202
69、72027年高性能封装按技术拆分年高性能封装按技术拆分资料来源:YOLE,华安证券研究所整理先进封装技术和产品多样,根据Yole数据,2027年有源硅中介层在高性能封装中占比最高,EMIB则年化增长最快。我们需要重视相关技术应用的典型产品及终端应用我们需要重视相关技术应用的典型产品及终端应用,其产其产业动向将推动先进封装产业的前沿发展业动向将推动先进封装产业的前沿发展。据Yole预测,到2027年,高性能封装市场收入预计将达到78.7亿美元,2021-2027年的复合年增长率为 19%。到 2027 年,UHD FO、HBM、3DS 和有源Si中介层将占总市场份额的50%以上,是市场增长的最大
70、贡献者。嵌入式Si桥、3D NAND堆栈、3D SoC和HBM是增长最快的四大贡献者,每个贡献者的CAGR都大于20%。敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所3.1 典型封装产品应用梳理典型封装产品应用梳理30分类分类封装产品封装产品具体应用产品具体应用产品2.5D封封装装台积电CoWosNvidia封装了A100GPU系列产品,目前台积电CoWoS晶圆产能中,Nvidia及AMD使用约70%-80%产能。苹果、AMD、博通、Marvell等重量级客户近期也对台积电追加CoWoS订单。英特尔EMIB集成了AMDVega图形核心的KabyLake-G,PonteV
71、ecchio的通用型独立GPU。三星I-Cube“I-Cube4”已商用,可用于HPC、AI、5G、云、数据中心等各种领域。18年推出了I-Cube2封装技术,2020年带来了X-Cube,目前还在开发更复杂的I-Cube6长电科技XDF-OI要应用场景集中于对集成度和算力有较高要求的高性能运算应用、5G等3D3D封装封装台积电SoIC刚起步,AMD明年上市的MI300芯片将采用SoIC搭配CoWoS英特尔Foveros用于即将发布的MeteorLake、ArrowLake和LunarLake芯片,明年量产“混合x86处理器”三星X-Cube已经在自家的7nm和5nm制程上面通过了验证,计划和
72、无晶圆厂的芯片设计公司继续合作长电扩展eWLB提供4D毫米波雷达先进封装量产解决方案扇出型扇出型台积电InFOFOWLPiPhone7/7Plus所需的A10处理器三星FoWLP三星新Exynos2400移动处理器将采用扇出型封装(FoWLP)资料来源:电子发烧友,未来半导体,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所31资料来源:counterpoint,华安证券研究所整理2.5DIC集成技术通过将逻辑计算(Logic)和HBM(HighBandwidthMemory,高带宽内存芯片)安装在硅中介层上,然后直接放置在封装基板上来集成逻辑计算和HB
73、M芯片。TSV/RDL中介层适用于极细间距、高I/O、高性能和高密度半导体IC应用。逻辑和HBM首先并排键合在硅中介层上,形成晶圆上芯片(CoW),在器件之间具有细间距和高密度互连布线。每个HBM均由带有微凸块的DRAM和带有直通TSV的逻辑基座组成。硅通孔(TSV)是支持2.5D和3D高级封装的功能。TSV是电气连接路径,是穿过硅晶圆或芯片的短垂直柱,可实现更小的封装尺寸和更密集的互连,通过缩短电气传输距离来提高电气性能,并实现HBM等产品中使用的多个芯片的堆叠。最后,在封装基板上完成具有较大凸块的TSV中介层的组装。3.2 2.5D3.2 2.5D封装产品封装产品-CoWoSCoWoS资料
74、来源:台积电官网,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所32CoWoSCoWoS-S S:它使用Si中介层,该类型是2011年开发的第一个“CoWoS”技术,为高性能SoC和HBM提供先进的封装技术;CoWoSCoWoS-R R:它使用重新布线层(RDL)进行布线,更强调Chiplet间的互连。能够降低成本,不过劣势是牺牲了I/O密度;CoWoSCoWoS-L L:它使用小芯片(Chiplet)和LSI(本地硅互连)进行互连,结合了CoWoS-S和InFO技术的优点,具有灵活集成性。资料来源:台积电官网,电子发烧友,华安证券研究所整理3.2 2
75、.5D3.2 2.5D封装产品封装产品-CoWoSCoWoS敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所3.3 INFO InFO_PoP是业界第一个3D晶圆级扇出封装,是FOWLP和PackageonPackage的合体。具有高密度RDL和TIV,可将移动AP与DRAM封装堆叠集成以用于移动应用。与FC_PoP相比,InFO_PoP由于没有有机基板和C4凸块,因此具有更薄的外形和更好的电气和热性能。33InFO_oS利用InFO技术并具有更高密度的2/2mRDL线宽/间距,集成多个先进逻辑芯片,用于5G网络应用。它支持SoC上的混合焊盘间距,最小40mI/O间距、最
76、小130mC4Cu凸块间距以及65x65mm基板上的2X掩模版尺寸InFO。相较于在硅晶圆中间布线做连接的CoWoS技术,InFO封装把硅中介层换成了polyamidefilm材料,从而降低了单位成本和封装高度。资料来源:台积电官网,华安证券研究所整理资料来源:半导体行业观察,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所3.4 3D封装产品封装产品-SoIC2018年4月,台积电首度对外界公布了创新的系统整合单芯片(SoIC)多芯片3D堆叠技术。SoIC是基于台积电的CoWoS与多晶圆堆叠(WoW)封装技术开发的新一代创新封装技术,这标志着台积电已具
77、备直接为客户生产3DIC的能力。作为业内第一个高密度3Dchiplet堆叠技术,SoIC被看作“3D封装最前沿”技术。台积电表示,SoIC能提供创新的前段3D芯片堆叠技术,用于重新集成从SoC划分的小芯片,最终的集成芯片在系统性能方面优于原始SoC,并且它还提供了集成其他系统功能的灵活性。相较2.5D封装方案,SoIC的凸块密度更高,传输速度更快,功耗更低。右图为SoIC的结构示意图。34同种同种/异种芯片的异种芯片的3D3D封装示意图封装示意图台积电的3DSoIC的凸点间距最小可达6um,居于所有封装技术首位。与CoWoS技术相比,SoIC可提供更高的封装密度、更小的键合间隔资料来源:电子发
78、烧友,华安证券研究所整理资料来源:台积电官网,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所3.5 3D封装产品封装产品-HBMHBM(高带宽内存)是一种具有极高带宽(数据传输速率)的DRAM。连接存储器和处理器并交换信号的输入/输出电路(IO:Input/Output)称为总线。每秒通过该总线的数据信号数量称为带宽,带宽值越大,数据处理速度越快。带宽由一根信号线的传输速度 x 总线数量决定。HBM之所以能够实现高传输速度和大量总线,得益于其采用TSV(硅通孔)和垂直存储器堆叠的高密度布线。与传统的引线键合连接相比,它可以实现更高的布线密度和更短的布线
79、距离,减少信号传播延迟并实现更高的工作频率。此外,利用三维结构,在存储器芯片下方放置并连接逻辑层,可以控制存储器操作并提高数据传输的效率。HBM并不存在于单一封装中,而是以与主机处理器结合的多芯片封装的形式存在。35HBM应用应用应用说明应用说明显卡显卡图形处理单元(GPU)在渲染图像和视频时必须快速处理大量数据。HBM 以其高带宽减少了 GPU 性能瓶颈。高性能计算(HPC)超级计算机和专用数据中心利用 HBM 快速执行复杂的计算和模拟。深度学习和人工智能神经网络学习和推理需要大量数据和快速计算。HBM 以其高带宽最大化 AI 芯片的性能。三星I-Cube4示意图HBM市场主要由三星、SK海
80、力士和美光三家机构把持。截至2022年,SK海力士在全球HBM市场中占领了50%的份额,三星电子紧随其后,占40%,其次是美光科技公司占10%。SK海力士在2021年10月开发出全球首款HBM310,持续巩固其市场领先地位。HBM3的容量是HBM2E的1.5倍,由12个DRAM芯片堆叠成,总封装高度相同,适用于AI、HPC等容量密集型应用美光HMC示意图资料来源:SK海力士官网,华安证券研究所整理资料来源:格隆汇,华安证券研究所整理资料来源:电子发烧友,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所3.6 扇出型产品扇出型产品FOCoS36FOCoS(
81、Fan-OutChiponSubstrate),是利用Die的基板,进行扇出操作,电路是通过封装的基板进行扩展,而扇出到Die面积之外:它和FOWLP的关键区别是RDL是在哪里。FOCoS的RDL是在基板上,也就是基板是保留的,锡球最后也是植入在基板上的,这和FOWLP的无基板区别很大。资料来源:日月光官网,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所四、先进封装设备梳理四、先进封装设备梳理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.1封装设备增速上行,国产化率有望进一步提升封装设备增速上行,国产化率有望进一步提升资本开
82、支上行资本开支上行+先进封装,封装设备增速上行。先进封装,封装设备增速上行。SEMI 预测 2023 年半导体封装设备销售额预计下降 31%至 40 亿美元,后续随着资本开支和先进封装的推进,2024/2025封装设备销售额将增长 24%/20%,达到2025年的60亿美元。封装设备国产化率有待进一步提升,先进封装是一大契机。封装设备国产化率有待进一步提升,先进封装是一大契机。据中国国际招标网数据统计,封测设备国产化率整体上不超过5%,低于制程设备整体上10%-15%的国产化率。随着先进封装的不断推进,将带动原本封装设备和新增前道设备在封装环节的国产化推进。5.783.994.955.957.
83、526.327.28.4294.190.5993.16109.76020406080222023E2024E2025E全球半导体设备市场规模(十亿美元)封装设备测试设备晶圆厂设备30%23%28%18%1%封装设备占比焊线机固晶机划片机塑封机切筋成型机芯片封装工艺流程资料来源:SEMI,华安证券研究所整理资料来源:SEMI,华安证券研究所整理资料来源:耐科装备招股说明书,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.2先进封装设备增量梳理先进封装设备增量梳理先进封装要求在晶圆划片前融入封装工艺步骤,具体包括应用晶圆研磨薄化、重
84、布线(RDL)、凸块制作(Bumping)及硅通孔(TSV)等。先进封装产线设备由芯片封装原有后道设备原有后道设备与新增中前道设备新增中前道设备构成,建议重点关注新增中前道设备的运用场景增量,及原有后道设备的精度和用量增长。39分类分类设备名称设备名称先进封装应用示例先进封装应用示例市场说明市场说明新增新增中前中前道设道设备备光刻机RDL图形转移和再连接、TSV钻孔市场主要由荷兰的阿斯麦、日本尼康和佳能三家把持,其中ASML更是全球绝对龙头,几乎垄断了高端光刻机(EUV)市场。国内参与者主要是上海微电子、芯碁微装。涂胶显影设备UBM、RDL涂胶显影日本东京电子(TEL)一家独大,市场份额接近8
85、7%,国内企业主要是芯源微,润华全芯微。薄膜沉积设备TSV电镀前沉积种子层应用材料、泛林半导体、TEL三大厂商占据70%的市场份额。国内主要厂商为北方华创和沈阳拓荆、微导纳米等。刻蚀TSV刻蚀打孔该领域主要被泛林半导体、TEL东京电子、应用材料三家海外巨头垄断。国内刻蚀设备商主要为中微公司、北方华创。原有原有后道后道设备设备划片机WLP切割日资占绝大部分份额,2022年前三大厂商DISCO、东京精密和光力科技份额占比超过87%,DISCO占有超65%份额,东京精密25%,国有化率为10%。减薄机TSV前减薄全球市场上的主要减薄机生产商包括日本DISCO(迪斯科)、日本TOKYOSEIMITSU
86、(东京精密)、日本KOYOSEIKO(光洋精工)、德国G&N(纽伦堡精密机械)等,全球前三厂商占有85%的市场份额,国产厂商如华海清科份额低。固晶机FC、FO、2.5D/3D贴片机固晶机全球市场规模超20亿美金,ASMPT、BESI处于垄断。中国在IC高端市场的国产化率仅10%,国内厂商如华封科技、新益昌、快克智能等。键合机热压键合、混合键合美国库力索法K&S与新加坡ASM Pacific是市场两大龙头企业,21年其市占比分别为61%与19%,国内企业为苏州芯睿。模塑机压塑设备根据SEMI统计,2020年中国大陆半导体全自动塑料封装设备市场规模约为20亿元,其中TOWA每年销售量约为200台、
87、YAMADA约为50台、BESI约50台、ASM约50台、文一科技及耐科装备每年各20台左右。大陆企业市场份额占比不足20%。国内主要布局先进封装的是文一科技和耐科装备。电镀设备TSV、RDL全球市场半导体电镀设备主要厂商包括泛林集团、应用材料和盛美半导体等,全球前三大厂商占有大约40%的市场份额。清洗设备TSV复杂结构&微小间隙清洗主要有Screen(日本基恩士)、TEL东京电子、Lam Research(美国拉姆研究)、SEMES(韩国)等日美韩企业。TOP4企业占据98%的份额国内清洗设备生产商有盛美股份、北方华创、芯源微以及至纯科技。资料来源:电子发烧友,爱采购,Techsugar,华
88、安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.34.3新增中前道设备新增中前道设备光刻机光刻机 在先进封装中,光刻机主要应用于:倒装(FlipChip,FC)的凸块制作、重分布层(RDL)、2.5D/3D封装的TSV、以及铜柱(CopperPillar)等。与在前道制造中用于器件成型不同,在先进封装中主要用做金属电极接触。此外,先进封装引入湿制程基本都会使用到光刻机。TSV打孔实现堆叠芯片之间的垂直互联互通,钻孔就需要光刻与刻蚀的配合完成;倒装Bump上,实现在芯片特定位置上电镀上凸点,也需要光刻把bump 球的位置打出来;在RDL图形转移和再连接,
89、是通过掩模版,然后光刻机曝光将图形打到芯片面。根据SEMI 数据测算,2022 年全球集成电路用光刻机市场规模约180亿美元,中国大陆光刻机市场约30亿美元。全球高端光刻机市场的主要竞争公司为ASML、Nikon和Canon,从2022市场占比看,ASML、Canon、Nikon分别占据82%、10%、8%。ASML在超高端光刻机全面覆盖,且垄断高端EUV市场,在浸没式DUV设备(ArFi)、ArF光源DUV设备分别占95%、87%。Canon光刻机主要集中在i-line光刻机,Nikon除EUV外均有涉及。40种类种类原理原理特点特点接近接触式接近接触式结构最简单的光刻机。将掩模版与被刻基片
90、尽可能接近,紫外光会对光刻胶进行曝光。只能达到微米级光学投影式光学投影式模版上的图案经过光学系统投影后被缩小,再曝光到硅片上结构复杂,价格昂贵直写式直写式强激光束刻蚀电路效率低,不适于工业化制造国内企业布局上海微电子上海微电子2022年已向客户交付了国内首台 2.5D/3D 先进封装光刻机。先进封装光刻机也是上海微电子目前的主打产品,全球市场占有率已连续多年第一。芯碁微装在晶圆级封装领域,公司的 WLP 系列产品可用于 8inch/12inch 集成电路先进封装领域,包括 Flip Chip、Fan-InWLP、Fan-OutWLP 和2.5D/3D 等 先进封装形式。WLP2000采用最先进
91、的数字光刻技术,无需掩模板,可直接将版图信息转移到涂有光刻胶的衬底上,主要应用于8inch/12inch集成电路先进封装领域,包括Flip Chip、Fan-In WLP、Fan-Out WLP和2.5D/3D等先进封装形式。WLP2000系统采用多光学引擎并行扫描技术,具备自动套刻、背部对准、智能纠偏、WEE/WEP功能,在RDL、Bumping和TSV等制程工艺中优势明显。资料来源:与非网,华安证券研究所整理资料来源:佳鼎半导体,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.34.3新增中前道设备新增中前道设备涂胶显影设备涂胶显影设备涂胶/显影
92、机作为光刻机的输入(曝光前光刻胶涂覆)和输出(曝光后图形的显影),主要通过机械手使晶圆在各系统之间传输和处理,从而完成晶圆的光刻胶涂覆、固化、显影、坚膜等工艺过程。第一步是涂胶。涂胶是将需要涂胶的半导体晶圆放置在涂胶机的夹持杆上,然后通过夹持杆的旋转将胶液均匀地覆盖在晶圆表面。这一步是为了保护晶圆表面,防止在后续加工过程中受到损坏或者污染。涂胶完成后,半导体涂胶显影机的第二步是显影。显影是将涂有胶液的晶圆放入显影槽中,经过一定的时间,待胶液固化后,通过旋转机械将晶圆浸入显影液中进行显影。显影液可以将未固化的胶液腐蚀掉,露出晶圆表面需要加工的部分。这一步是为了清除不需要的胶液,形成想要的图案或者
93、结构。在先进封装中,制作UBM、RDL等过程需要光刻,涂胶显影步骤。41光刻工序涂胶显影设备领域,全球范围内日本东京电子(TEL)一家独大,市场份额接近87%,其他生产企业包括日本迪恩士(DNS)、德国苏斯微(SUSS)、中国台湾亿力鑫(ELS)、韩国CND等,国内企业主要是芯源微,润华全芯微。主要公司主要公司新品新品东京电子东京电子涂胶显影设备LITHIUS 系列,容300mm晶圆工艺的涂层和显影系统,可兼容高粘度材料和旋涂硬掩模材料。TEL垄断了全球88%和中国91%的涂胶显影设备市场份额。日本迪恩日本迪恩士士DNS在全球和中国都占有5%的涂胶显影设备市场份额。设备有RF-200EX/RF
94、-300EX、DF-3000、SK-60EX,覆盖300-150mm晶圆芯源微芯源微是国内第一家在涂胶显影设备上取得突破的企业,在LED封装以及集成电路后道先进封装的涂胶显影设备具有一定的市占率,KS-FT200/300适用于12/8寸,KSC300集束型涂胶显影设备适用于8寸等设备。资料来源:各公司官网,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.34.3新增中前道设备新增中前道设备薄膜沉积设备薄膜沉积设备薄膜沉积是在半导体的主要衬底材料上镀一层膜。这层膜可以有各种各样的材料,比如绝缘化合物二氧化硅,半导体多晶硅、金属铜等。用来镀膜的设备就叫薄
95、膜沉积设备。在先进封装中UBM、RDL、TSV制作中,会用到薄膜沉积设备。在RDL中,使用次数的多少随RDL层数变化。TSV在电镀前要先沉积种子层。42种类种类特点特点物理气相沉积物理气相沉积(PVD)将材料源表面气化并通过低压气体/等离子体在基体表面沉积,包括蒸发、溅射、离子束等化学气象沉积化学气象沉积(CVD)(CVD)通过气体混合的化学反应在硅片表面沉积一层固体膜的工艺,根据反应条件(压强、前驱体)的不同又分为常压CVD(APCVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、高密度等离子体CVD(HDPCVD)原子层沉积技原子层沉积技术(术(ALDALD)一种将物质以
96、单原子层形式逐层在基底表面形成薄膜的真空镀膜工艺。成膜均匀性好、致密无孔洞、台阶覆盖特性好、可在低温进行(室温400)、可简单精确控制薄膜厚度、广泛适用于不同形状的基底、无需控制反应物流量均匀性。但缺点是成膜速度较慢。半导体薄膜沉积设备主要由国际巨头垄断,国产厂商积极布局。半导体薄膜沉积设备行业基本由AMAT、TEL、Lam、ASM等国际巨头垄断。产品线涵盖薄膜沉积设备的全球知名半导体设备制造商包括应用材料(AMAT)、东京电子(TEL)、泛林半导体(Lam)、先晶半导体(ASM)、日本国际电气(KE)种类种类特点特点国外企业国外企业应用材料、泛林半导体、东京电子等国际巨头形成的垄断格局已经较
97、为明显。2020年以上三家在全球沉积设备的市场份额分别达到43%、19%和11%国内企业国内企业拓荆科技PECVD设备优势明显,是目前国内唯一一家产业化应用的集成电路PECVD设备厂商;北方华创是PVD设备龙头企业,尽管也有PECVD产品,但目前主要应用于光伏、LED、功率半导体等领域;中微半导体则聚焦于MOCVD。资料来源:电子发烧友,华安证券研究所整理资料来源:电子发烧友,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.34.3新增中前道设备新增中前道设备刻蚀设备刻蚀设备刻蚀机,刻蚀分为“干刻”和“湿刻”两类,干刻工艺采用等离子体进行薄膜刻蚀。湿
98、刻法通过化学腐蚀的方式去掉不需要的部分。由于环境安全及人体安全等问题,目前以干刻为主。通常使用干法刻蚀,叫做等离子蚀刻机。其原理是暴露在电子区域的气体形成等离子体,由此产生的电离气体和释放高能电子组成的气体,从而形成了等离子或离子,电离气体原子通过电场加速时,会释放足够的力量与表面驱逐力紧紧粘合材料或蚀刻表面。先进封装中,TSV中需要刻蚀打孔,RDL中需要刻蚀去除多余的UBM。43种类种类特点特点图示图示干法干法蚀刻蚀刻干法刻蚀可以分为化学刻蚀、物理溅射、反应离子刻蚀。干法刻蚀是亚微米尺寸下刻蚀器件的主要方法。湿法湿法蚀刻蚀刻使用化学溶液去除氧化膜的湿法刻蚀具有成本低、刻蚀速度快和生产率高的优
99、势。然而,湿法刻蚀会导致掩膜与刻蚀后的氧化膜不能完全对齐,因此很难处理非常精细的电路图。中国大陆刻蚀机技术走在了国际先进水平的前沿。其中,中微半导体的刻蚀机技术获得了全球最先进的水平。目前,中微的刻蚀机已经成功应用于某晶圆厂的3nm芯片生产线,这一进展进一步巩固了中微在国内市场的领先地位。国内企业国内企业特点特点中微公司中微公司中微宣布拥有中国电容耦合等离子体(CCP)刻蚀设备市场份额将从去年的24%提升至60%。与此同时,在电感耦合等离子体(ICP)工具市场,中微的市场份额可能上升到75%。北方华创北方华创面向12吋逻辑、存储、功率、先进封装等客户,已完成数百道工艺的量产验证,其中,ICP刻
100、蚀产品出货累计超过2000腔,8英寸CCP刻蚀设备已批量供应市场,12英寸CCP刻蚀设备已进入客户端验证。另外,公司用于存储器件的高深宽比刻蚀机已完成研发。富创精密富创精密公司主要产品应用于半导体设备领域,覆盖集成电路制造中刻蚀、薄膜沉积、光刻及涂胶显影、化学机械抛光、离子注入等核心环节设备,部分产品已应用于7纳米制程的前道设备中。资料来源:集微网,失效分析工程师赵工,证券时报,华安证券研究所整理资料来源:合明科技,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.4原有后道设备原有后道设备划片机划片机划片机作为半导体芯片后道工序的封装环节加工设备之一
101、,用于晶圆的划片、分割或开槽等微细加工。通过划片机,可以将芯片或其它电子元件从其母片或衬底上切割下来,以便进一步的使用和加工。晶圆划片机,或切割机(DicingEquipment),是一种使用刀片或激光等方式切割晶片的高精度设备。是半导体后道封测中晶圆切割和WLP切割环节的关键设备。切割的质量与效率直接影响到芯片的封装质量和生产成本44分类分类特点特点市场占有率市场占有率刀轮刀轮切割切割用在较厚的晶圆(100微米)切割,具备效率高、成本低、使用寿命长。约80%激光激光切割切割切割较薄的晶圆(100微米),具有高精度、高效率,且可避免对晶体硅表面造成损伤(厚度不到30um的晶圆则使用等离子切割,
102、等离子切割速度快)约20%长久以来,在全球半导体晶圆切割设备市场主要被日资垄断,行业进口依赖度较高。2022年的半导体晶圆切割设备市场约17亿美元(中国市场5亿美元),国有化率为10%。主要公司主要公司新品新品22年市场占有率年市场占有率DISCO全自动划片机DFD6760,配置两个工作台,采用对象式双主轴,选配DFD6362中备受好评的切割流体喷射,磨轮罩以及工作台水帘。65%东京精密东京精密全自动划片机DFD6760,配置两个工作台,采用对象式双主轴,选配DFD6362中备受好评的切割部双流体喷射,磨轮罩以及工作台水帘。25%光力科技光力科技全自动双轴12寸全自动划片机ADT-8230(定
103、位精度3pm,重复定位1pm),半自动双轴品圆切制划片机ADT-6230、半自动单轴切割机ADT-610等系列产品。10%资料来源:电子发烧友,华安证券研究所整理资料来源:电子发烧友,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.4原有后道设备原有后道设备减薄机减薄机45减薄机作为半导体行业中重要的设备之一,它的主要功能是对晶圆进行切割和研磨,使其达到要求的厚度,从而得到具有特定电性能的晶片。更薄的芯片可以通过衬底散热来提升散热效果,实现紧凑型或微电子设备中的堆叠和高密度封装,并减少内部应力。工作原理:采用了晶圆自旋,磨轮系统以极低速进给方式磨削。
104、具体步骤:把所要加工的晶圆粘接到减薄膜上,然后把减薄膜及上面芯片利用真空吸附到多孔陶瓷承片台上,杯形金刚石砂轮工作面的内外圆舟中线调整到硅片的中心位置,硅片和砂轮绕各自的轴线回转,进行切进磨削。在做TSV之前,需要对芯片减薄,以避免翘曲、破裂等问题。减薄机复杂程度高、技术攻关难度大、市场准入门槛高,长期被国外厂商高度垄断。2021年的半导体晶圆切割设备市场约20亿美元,其日本DISCO占据了超过70%的市场份额,东京精密(Tokyo Seimitsu)则占据了超过25%的市场份额,国产化率极低,只有5%左右。主要公司主要公司新品新品DISCODGP8761,DGP8760,DGP8760 在全
105、球范围内拥有良好的业绩记录。集背面磨削、应力消除为一体,稳定地进行厚度25m以下的薄型精加工。东京精密东京精密PG3000RMX系统集成和抛光研磨机能够以高产量批量生产15 微米晶圆。华海清科华海清科超精密晶圆减薄设备versatile GP300(12英寸)、versatile GM300(128英寸)。资料来源:各公司官网,华安证券研究所整理资料来源:芯海,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.44.4原有后道设备原有后道设备固晶机固晶机固晶机(Diebonder),也称贴片机,是封测的芯片贴装(Dieattach)环节中最关键、最核心
106、的设备。将芯片从已经切割好的晶圆(Wafer)上抓取下来,并安置在基板对应的Dieflag上,利用银胶(Epoxy)把芯片和基板粘接起来。贴片机可高速、高精度地贴放元器件,并实现定位、对准、倒装、连续贴装等关键步骤。先进封装贴片机分为FC封装贴片机、FO封装贴片机和2.5D/3D贴片机。最尖端的先进封装贴片机设备为TSV/3D封装以及晶圆级封装的贴片机。46固晶机核心技术一直掌握在少数的大公司中,并且采用专利形式进行技术产权的保护,致使日美欧在高精度固晶机市场一直处于垄断状态。目前固晶机全球市场规模超20亿美金,ASMPT、BESI处于垄断地位。中国在IC高端市场的国产化率仅10%,国内厂商如
107、华封科技、新益昌、快克智能等。主要公司主要公司新品新品ASMPTASMPT拥有世界最高精度的贴片机与倒装芯片贴片机。其中,NovaPlus精度为1.0mBesiBesiBesi旗下有Esec和Datacon两大固晶机品牌。分化为面向先进封装提供有多模块连接产品Datacon2200evo系列、固晶贴装产品有Esec2100系列华封科技华封科技华封目前已推出了面向2060W-晶圆级封装贴片机,可适用于info、COWOS、M-Series、EWLB工艺;2060P-倒装晶片封装贴片机,可适用于FlipChip、MCP、MEMS贴片工艺,该设备具有双轨道多键合头,独立双晶圆台同时处理多种组件新益昌
108、新益昌LED/MiniLED固晶机龙头,半导体先进封装固晶机已成为公司第二增长曲线。LED固晶机与先进封装固晶机有相似的工序和零部件,具有协同效应。公司以LED贴片为主,先进封装贴片机不多。资料来源:未来半导体,华安证券研究所整理资料来源:未来半导体,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.4 4.4 原有后道设备原有后道设备键合机键合机晶圆键合设备的工作原理主要包括以下几个步骤:将待键合的晶圆放置在承载台上,并利用对准系统进行精确对位;接着通过键合力施加系统使晶圆之间形成紧密接触;在加热/冷却系统的辅助下,对晶圆进行适当的温度调节,以促进晶
109、圆间的化学键合;经过一段时间的保温和冷却,完成晶圆的键合过程。先进封装从传统的引线键合往热压键合(TCB)和各种类型的混合键合(HB)发展。47特点特点特点说明特点说明高精度高精度晶圆键合工艺要求极高的对准精度和表面平整度,以确保键合的可靠性和稳定性多样性多样性晶圆键合工艺可应用于不同类型的晶圆材料,如硅、玻璃、陶瓷等,具有广泛的适用性低温低低温低压压相较于传统的焊接的粘合方法,晶圆键合工艺通常在较低的温度和压力下进行,有利于保护晶圆的内部结构半导体键合机作为半导体设备细分品类之一,在引线键合技术普及率不断提升背景下,2021年其全球市场规模达17.4亿美元,同比增长109%。目前全球半导体键
110、合机市场正处于高速发展阶段。美国库力索法K&S与新加坡ASM Pacific是全球半导体键合机市场两大龙头企业,2021年其市占比分别为61%与19%。公司说明公司说明国外公司国外公司K&S APAMA解决方案在设计时充分考虑了性能和精度,可提供更高的精度和更低的间距接合以及市场领先的产量。APAMA 系列为热压接合(TCB)、高密度扇出晶圆级封装 和高精度倒装芯片提供全自动芯片到基板(C2S)和芯片到晶圆(C2W)解决方案(HA FC)国内公司国内公司苏州芯睿科技多年研发键合/解键合设备,晶圆尺寸2-12寸。大族半导体核心产品为全自动激光焊键合设备。资料来源:各公司官网,华安证券研究所整理资
111、料来源:电子发烧友,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.4 4.4 原有后道设备原有后道设备模塑机模塑机模塑分为注塑成型和压塑成型两种工艺,注塑工艺较传统应用于汽车半导体等。压塑成型可实现超大超薄型基板的封装,成本更低,可以应对市场3D NAND闪存、应用信息处理器、指纹识别感应器以及电源管理类产品的需求不断增长,48类型类型特点说明特点说明注塑注塑传统半导体电子器件的封装方式,是将料筒内熔融状树脂填充至型腔使其硬化的树脂封装方法。压塑压塑圧缩成型是将液态树脂或颗粒状树脂放入型腔,在树脂熔融状态下将产品浸入树脂进行成形封装方式。几乎没有树
112、脂流动,能将树脂对芯片和金线的影响降至最低,从而提高产品生产效率和降低成本。资料来源:TOWA官网,华安证券研究所整理资料来源:TOWA官网,华安证券研究所整理 根据SEMI统计,2020年中国大陆半导体全自动塑料封装设备市场规模约为20亿元,其中TOWA每年销售量约为200台、YAMADA约为50台、BESI约50台、ASM约50台、文一科技及耐科装备每年各20台左右。大陆企业市场份额占比不足20%。国内主要布局先进封装的是文一科技和耐科装备。类类型型特点说明特点说明国外国外企业企业TOWA、YAMADA有注塑成型和压缩成型两种类型,注塑为多缸注入树脂,压缩可对应大型基板和晶圆,降低成本。国
113、内国内企业企业文一科技的富仕三佳子公司引进国际先进的全套半导体封装设备专用技术和全套生产线,目前公司主要模塑机有FSTM250/300/350/450(伺服型)塑封压机,公司扇出型晶圆级液体封装压机产品第一台手动样机研发完成。耐科装备以转注工艺为主,并成功应用于QFN和DFN等先进封装工艺,压塑设备还在研发中。资料来源:各公司官网,Wind,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.4 4.4 原有后道设备原有后道设备电镀设备电镀设备在半导体器件制造中需要铺设大量铜线,ECD(电化学沉积)是最快速且最具成本效益的方法。铜线作为导线互相连接以形成
114、完整电路。要使电路正常工作,关键是金属要完全填充这类布线的特征部位(通孔和沟槽),不留缝隙或孔洞,否则就会影响电路的可靠性和功能性。ECD是先进封装中的关键工艺,包括2.5/3D、球栅阵列、芯片级封装和晶圆级封装,用于倒装芯片、扇出、扇入和混合键合等应用。虽然铜是最常见的电镀金属,但金、镍、银和锡也可以通过ECD工艺沉积。此外,ECD还可以创建多种互连结构,包括凸点、支柱、RDL(再分布层)、TSV(硅通孔)和焊盘。电镀是制作凸点的一种方式,在RDL中也需要电镀来制作电路,以及TSV中需要电镀来导通通孔。半导体电镀的原理是利用半导体材料的导电性,通过电化学反应在半导体表面沉积必要的金属层。电镀
115、步骤:1.确定镀液的成分:根据需要制造的器件类型和要求,选择合适的电化学反应体系和镀液配方。2.电化学反应沉积金属:将芯片放置在镀液中,加上合适的电压,通过电化学反应沉积必要的金属层。49全球市场半导体电镀设备主要厂商包括泛林集团、应用材料和盛美半导体等,全球前三大厂商占有大约40%的市场份额。国内企业国内企业特点特点上海盛美应用于多通道先进封装的关键电镀步骤,包括pillar,bump和 RDL。该电镀设备也可运用于fan-out,TSV(Through Silicon Via)和TMV(Through Molding Via)工艺。Utral ECP ap可兼容8/12存新阳硅密单晶圆水平
116、电镀系统InnovaSYS-GSW、多电镀腔体量产设备InnovaSYS-G3(4/6/8/12寸,高端汽车电子、射频、Micro LED、SiC、MEMS、Photonics、6G、军工、特殊半导体)、InnovaSYS-G4(12存,先进封装,BEOL,2.5D/3D制程、OSAT等)资料来源:各公司官网,华安证券研究所整理敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所4.4 4.4 原有后道设备原有后道设备清洗设备清洗设备在半导体制造过程中,晶片表面往往会附着各种有害的污染物,如金属颗粒、有机物、氧化物等。这些污染物会对晶片的电学性能和可靠性产生很大的影响,因此需
117、要对晶片进行清洗。清洗可以分为机械刷擦和化学溶液清洗。不同于传统的SMT表面贴装,封装技术如倒装芯片、2.5D/3D TSV硅通孔、BGA植球、MEMS、QFN和晶圆级封装等都有复杂的结构和微小的间隙,制造过程中产生的残留物(如助焊剂、粉尘等)更难以去除。因此为了达到符合要求的清洁度,必须制定合适的清洗工艺。清洗封装产品面临的挑战如下:50种类种类详细内容详细内容尺寸和结构复杂性先进封装产品通常具有非常小的尺寸和复杂的结构,例如微型芯片、微型线路和微细间距。这使得清洗过程需要在极限条件下进行。合适的清洗液具有较低的表面张力才能进入低间隙,确保所有表面和间隙都能够被有效清洗。助焊剂变化随着锡球尺
118、寸的减小,助焊剂的比例增加。同时,助焊剂类型也在从极性助焊剂或半极性助焊剂向非极性助焊剂的发展。为了适应助焊剂的变化,清洗剂需要添加能够有效清洗非极性助焊剂的成分,以具备快速去除助焊剂残留物的条件。材料兼容性封装产品通常由多种不同的材料组成,包括铝,铜,镍、陶瓷、塑料和橡胶材料等。这些材料对清洗剂的耐受性和清洗效果有不同的要求,因此选择合适的清洗剂要求兼容封装产品中的现有材料。起泡问题在封装清洗工艺的制程中,考虑到器件的可靠性和安全性,大部分首选喷淋清洗工艺。而工艺中喷淋清洗机的大流量高压力对于清洗剂的起泡性质十分介意,所以合适的清洗剂需要具有更好更有效的抑制泡沫的配方。清洗工艺的优化清洗封装
119、产品需要考虑多个参数,如清洗剂的浓度、温度、时间和机械力等。优化清洗工艺以确保彻底清洁并避免对产品造成损害是一项复杂的任务,离不开经验丰富的技术支持人员提供稳定的服务。2021年全球半导体清洗设备市场规模达到39.18亿美金,2021年我国半导体清洗设备市场规模为15亿美金,占全球规模的39.28%。长期以来,海外巨头垄断着清洗设备领域,迪恩士(SCREEN)、TEL、LAM与细美事(SEMES,三星子公司)四家公司市占率合计高达90%以上,其中迪恩士(SCREEN)一家市占率就高达50%以上,寡头垄断格局十分明显。国内企业国内企业特点特点盛美上海清洗设备是主要产品,22年实现营收20.78亿
120、元,占总营收73.23%。清洗设备包括SAPS兆声波单片清洗设备、TEBO兆声波单片清洗设备、高温单片SPM设备、单片槽式组合清洗设备、单片背面清洗设备、边缘湿法刻蚀设备、前道刷洗设备和全自动槽式清洗设备。至纯科技清洗设备包括湿法槽式清洗设备和湿法单片式清洗设备,目前产品可以满足28nm全部湿法工艺需求,2022年进一步突破,14nm及以下制程中交付4台设备。另外,公司提供SPM高温硫酸、去胶、晶背清洗高端设备,单片高温SPM工艺被公认是28nm/14nm性能要求最高的工艺,至纯科技在这方面打破国外垄断资料来源:加盟星,华安证券研究所整理资料来源:ZESTRON,华安证券研究所整理敬请参阅末页
121、重要声明及评级说明证券研究报告华安证券研究所华安证券研究所风险提示风险提示511.半导体行业供需波动风险。2.先进封装行业拓展不及预期的风险。3.国产封装及设备厂商发展不及预期的风险。4.国际贸易政策变化的风险。敬请参阅末页重要声明及评级说明证券研究报告华安证券研究所华安证券研究所重要声明及评级说明重要声明及评级说明52重要声明重要声明分析师声明分析师声明本报告署名分析师具有中国证券业协会授予的证券投资咨询执业资格,以勤勉的执业态度、专业审慎的研究方法,使用合法合规的信息,独立、客观地出具本报告,本报告所采用的数据和信息均来自市场公开信息,本人对这些信息的准确性或完整性不做任何保证,也不保证所
122、包含的信息和建议不会发生任何变更。报告中的信息和意见仅供参考。本人过去不曾与、现在不与、未来也将不会因本报告中的具体推荐意见或观点而直接或间接收任何形式的补偿,分析结论不受任何第三方的授意或影响,特此声明。免责声明免责声明华安证券股份有限公司经中国证券监督管理委员会批准,已具备证券投资咨询业务资格。本报告中的信息均来源于合规渠道,华安证券研究所力求准确、可靠,但对这些信息的准确性及完整性均不做任何保证。在任何情况下,本报告中的信息或表述的意见均不构成对任何人的投资建议。在任何情况下,本公司、本公司员工或者关联机构不承诺投资者一定获利,不与投资者分享投资收益,也不对任何人因使用本报告中的任何内容
123、所引致的任何损失负任何责任。投资者务必注意,其据此做出的任何投资决策与本公司、本公司员工或者关联机构无关。华安证券及其所属关联机构可能会持有报告中提到的公司所发行的证券并进行交易,还可能为这些公司提供投资银行服务或其他服务。本报告仅向特定客户传送,未经华安证券研究所书面授权,本研究报告的任何部分均不得以任何方式制作任何形式的拷贝、复印件或复制品,或再次分发给任何其他人,或以任何侵犯本公司版权的其他方式使用。如欲引用或转载本文内容,务必联络华安证券研究所并获得许可,并需注明出处为华安证券研究所,且不得对本文进行有悖原意的引用和删改。如未经本公司授权,私自转载或者转发本报告,所引起的一切后果及法律
124、责任由私自转载或转发者承担。本公司并保留追究其法律责任的权利。投资评级说明投资评级说明以本报告发布之日起6个月内,证券(或行业指数)相对于同期相关证券市场代表性指数的涨跌幅作为基准,A股以沪深300指数为基准;新三板市场以三板成指(针对协议转让标的)或三板做市指数(针对做市转让标的)为基准;香港市场以恒生指数为基准;美国市场以纳斯达克指数或标普500指数为基准。定义如下:行业评级体系行业评级体系增持未来 6 个月的投资收益率领先市场基准指数 5%以上;中性未来 6 个月的投资收益率与市场基准指数的变动幅度相差-5%至 5%;减持未来 6 个月的投资收益率落后市场基准指数 5%以上;公司评级体系公司评级体系买入未来6-12个月的投资收益率领先市场基准指数15%以上;增持未来6-12个月的投资收益率领先市场基准指数5%至15%;中性未来6-12个月的投资收益率与市场基准指数的变动幅度相差-5%至5%;减持未来6-12个月的投资收益率落后市场基准指数5%至;卖出未来6-12个月的投资收益率落后市场基准指数15%以上;无评级因无法获取必要的资料,或者公司面临无法预见结果的重大不确定性事件,或者其他原因,致使无法给出明确的投资评级。