图表36存储芯片ALD应用环节数量(个) 原图定位 半导体先进制程快速发展,所需的 ALD工艺数量大幅提升。集成电路制造不断向先进制程发展,芯片立体结构日趋复杂,这对绝缘介质薄膜、导电金属薄膜的材料种类和性能指标不断提出更高的要求,同时薄膜沉积工艺的数量也在不断增长。90nm CMOS 工艺大约需要 40道薄膜沉积工艺,但在 3nm FinFET工艺产线上,薄膜沉积工序则增长到 100道,沉积所需的薄膜材料也由 6 种增加到近 20 种,同时对薄膜颗粒的要求也由微米级提高至纳米级。先进制程前道工艺对薄膜均匀性、颗粒数量控制、金属污染控制的要求逐步提升,驱动具备高阶梯覆盖率、膜厚精准控制能力的 ALD 设备应用于先进制程产线,根据微导纳米 IPO公开路演资料,逻辑芯片 ALD设备应用环节由 40nm工艺的 1道增长到 7nm工艺的 11道,增幅十分迅猛。